[發(fā)明專利]集成電路和半導(dǎo)體裝置制造方法、隔絕區(qū)域階高控制方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910179129.2
• 申請(qǐng)日: 2009-09-29
• 公開（公告）號(hào): CN101728310A
• 公開（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 賴素貞;鄭光茗;莊學(xué)理;沈俊良;廖舜章
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762;H01L21/311;H01L21/66;H01L21/3105
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;陳晨

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置和集成電路的制造方法，特別涉及控制半導(dǎo)體裝置的隔絕區(qū)域階高的控制方法。

背景技術(shù)

集成電路(IC)工業(yè)已歷經(jīng)快速的成長(zhǎng)。集成電路(IC)材料和設(shè)計(jì)的技術(shù)發(fā)展已使每一個(gè)集成電路世代的電路較前一個(gè)世代小且更復(fù)雜。然而，這些發(fā)展會(huì)增加集成電路工藝和制造方法的復(fù)雜度，且為了實(shí)現(xiàn)這些技術(shù)發(fā)展，需要發(fā)展較簡(jiǎn)單的集成電路工藝和制造方法。

在集成電路發(fā)展的過(guò)程中，當(dāng)幾何尺寸(意即可利用一工藝制造的最小元件(或線寬))縮小時(shí)，通常會(huì)增加功能密度(functional?density)(意即每個(gè)芯片面積的相互連接元件的數(shù)量)。這種尺寸微縮的工藝通常具有增加工藝效率和降低成本的優(yōu)點(diǎn)。這種尺寸微縮的工藝也需要用于制造具有最小尺寸和幾何變異量的集成電路元件的不同工藝。舉例來(lái)說(shuō)，公知的工藝會(huì)使隔絕區(qū)域具有不同的階高(step?height)。這些不同的階高會(huì)導(dǎo)致不良的元件性能和不良的關(guān)鍵尺寸一致性。

因此，在此技術(shù)領(lǐng)域中，有需要一種半導(dǎo)體的制造方法，以克服公知技術(shù)的缺點(diǎn)。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的一實(shí)施例提供一種集成電路的制造方法。本發(fā)明一實(shí)施例的集成電路的制造方法包括提供一基板，其具有一個(gè)或多個(gè)溝槽；填充上述一個(gè)或多個(gè)溝槽；對(duì)已填充的一個(gè)或多個(gè)上述溝槽進(jìn)行一化學(xué)機(jī)械研磨工藝，其中一個(gè)或多個(gè)上述溝槽中的每一個(gè)包括一厚度。可測(cè)量已填充的一個(gè)或多個(gè)上述溝槽中的每一個(gè)的上述厚度；根據(jù)已填充的一個(gè)或多個(gè)上述溝槽中的每一個(gè)的已測(cè)量的上述厚度決定進(jìn)行一蝕刻工藝的一總時(shí)間。以已決定的上述總時(shí)間進(jìn)行上述蝕刻工藝。

本發(fā)明的另一實(shí)施例提供一種集成電路的制造方法，上述集成電路的制造方法包括提供一基板；于上述基板上方形成至少一層；于上述基板上形成至少一個(gè)隔絕區(qū)域；研磨不足至少一個(gè)上述隔絕區(qū)域。可測(cè)量至少一個(gè)上述隔絕區(qū)域的一厚度。然后，通過(guò)評(píng)估至少一個(gè)上述隔絕區(qū)域的已測(cè)量的上述厚度，決定一持續(xù)時(shí)間以進(jìn)行一濕蝕刻工藝。

本發(fā)明的又一實(shí)施例提供一種半導(dǎo)體裝置的制造方法，上述半導(dǎo)體裝置的制造方法包括進(jìn)行一化學(xué)機(jī)械研磨工藝，其中上述化學(xué)機(jī)械研磨工藝形成具有一第一厚度的至少一個(gè)隔絕區(qū)域；測(cè)量至少一個(gè)上述隔絕區(qū)域的上述第一厚度；以及通過(guò)測(cè)量至少一個(gè)上述隔絕區(qū)域的上述第一厚度，決定一持續(xù)時(shí)間以進(jìn)行一第一濕蝕刻工藝，其中上述第一濕蝕刻工藝形成具有一第二厚度的至少一個(gè)隔絕區(qū)域。

本發(fā)明的又另一實(shí)施例提供一種位于一半導(dǎo)體裝置上的一個(gè)或多個(gè)隔絕區(qū)域階高的控制方法，上述控制方法，包括進(jìn)行一化學(xué)機(jī)械研磨工藝，其中上述化學(xué)機(jī)械研磨工藝研磨不足一個(gè)或多個(gè)上述隔絕區(qū)域；測(cè)量一個(gè)或多個(gè)上述隔絕區(qū)域的上述階高；以及一個(gè)或多個(gè)上述隔絕區(qū)域的已測(cè)量的上述階高未達(dá)到一目標(biāo)階高，進(jìn)行一濕蝕刻工藝。

本發(fā)明實(shí)施例提供下述的一個(gè)多個(gè)優(yōu)點(diǎn)：(1)改善元件的整體性能。(2)提供更好的關(guān)鍵尺寸一致性。(3)提升對(duì)工藝變異的控制，特別是階高的變異。以及，(4)易于與公知工藝整合。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的工藝流程圖。

圖2～圖11C為依據(jù)圖1的本發(fā)明不同實(shí)施例的半導(dǎo)體裝置的制造方法的工藝剖面圖。

并且，上述附圖中的附圖標(biāo)記說(shuō)明如下：

100～方法；

102、104、106、108、110、112、114、116、118～步驟；

200～半導(dǎo)體裝置；

210～基板；

212～第一層；

214～第二層；

216～暴露部分；

218～隔絕區(qū)域；

220～襯墊層；

222～填充層；

224A～介電層；

224B～柵極層；

224C～柵極間隙壁；

226～層間介電層；

T～目標(biāo)厚度；

T_H～比理想值高的厚度；

T_L～比理想值低的厚度。

具體實(shí)施方式

以下以各實(shí)施例詳細(xì)說(shuō)明并伴隨著附圖說(shuō)明的范例，作為本發(fā)明的參考依據(jù)。在附圖或說(shuō)明書描述中，相似或相同的部分皆使用相同的附圖標(biāo)記。且在附圖中，實(shí)施例的形狀或是厚度可擴(kuò)大，并以簡(jiǎn)化或是方便標(biāo)示。再者，附圖中各元件的部分將以分別描述說(shuō)明之，值得注意的是，圖中未顯示或描述的元件，為本領(lǐng)域普通技術(shù)人員所知的形式，另外，特定的實(shí)施例僅為公開本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。