[發(fā)明專利]半導體集成電路裝置

有效

• 申請?zhí)枺?/td>: 200910177317.1
• 申請日: 2006-07-27
• 公開（公告）號: CN101697485A
• 公開（公告）日: 2010-04-21
• 發(fā)明（設計）人: 伊藤稔
• 申請（專利權）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: H03K17/687
• 分類號: H03K17/687;H03K17/30;G01R31/26
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陸軍

本申請是申請日為2006年7月27日、申請?zhí)枮?00610108114.3、發(fā)明 名稱為“半導體集成電路裝置”的發(fā)明專利申請的分案申請。

技術領域

本發(fā)明涉及控制MIS(金屬絕緣半導體)晶體管閾值電壓的半導體集成 電路裝置，特別涉及能控制以低電源電壓操作的精細(fine?detailed)MIS 晶體管的襯底電壓的半導體集成電路裝置。

背景技術

近年來，降低電源電壓的方法被公認為是用于使半導體集成電路功耗低 的重要方法。然而，通過降低電源電壓，MIS晶體管或MOS(金屬氧化物半導 體)晶體管的閾值電壓的波動對半導體集成電路的操作速度有實質(zhì)影響。

關于該問題，在現(xiàn)有技術中，已經(jīng)開發(fā)了用于使閾值電壓變化小的電路 技術。例如，如圖12所示，使用漏電流檢測電路，執(zhí)行下述操作，其中，將 由在亞閾值區(qū)中操作的兩個NchMOS晶體管M_1n和M_2n生成的穩(wěn)定電位施加到 NchMOS晶體管M_Ln的柵極，用于漏電流檢測用途以及將恒流源連接到晶體管 M_Ln的漏極，以及襯底偏置電路。首先，當閾值電壓低于目標值時，漏電流增 加到高于目標值，為此，所檢測的漏電流變?yōu)榇笥谠O定值。因此，襯底偏置 電路操作，襯底偏置變?yōu)楦睿约笆归撝惦妷盒Ｕ礁摺Ｏ喾吹兀旈? 值電壓高于目標值時，漏電流下降到低于目標值，為此，所檢測的漏電流變 為小于設定值。因此，襯底偏置電路使襯底偏置更淺，以及使閾值電壓校正 到更低(參見專利文獻1：日本專利申請公開號No.Hei9-130232)。

另外，如圖13所示，在半導體襯底上提供集成電路體16B、監(jiān)視多個 NchMOS晶體管的至少一個的漏電流的監(jiān)視單元15B，以及控制半導體襯底的 襯底電壓BN的襯底電壓調(diào)節(jié)單元14B，如此，漏電流變?yōu)楣潭āchMOS晶體 管11B的漏極連接到恒流源12B，源極連接到地電位V_SS端，柵極設定為任意 電壓17B，以及比較器13B的參考輸入IN1的電壓設定成電源電壓值。為比 較器13B的測量端的主體的輸入IN2連接到MOS晶體管11B的漏極(參見專 利文獻2：日本專利申請公開號No.2004-165649)。

另外，在專利文獻2中，如圖14所示，在半導體襯底上提供集成電路體 16A、監(jiān)視多個PchMOS晶體管的至少一個的漏電流的監(jiān)視單元15A，以及控 制半導體襯底的參考電壓BP的襯底電壓調(diào)節(jié)單元14A。監(jiān)視單元由恒流源12A 組成，以及在與多個PchMOS晶體管相同的襯底上形成的、用于監(jiān)視用途的 PchMOS晶體管11A的漏極與集成電路體的多個PchMOS晶體管或NchMOS晶體 管的漏極連接到地電位V_SS端的情況下，比較單元13A將用于監(jiān)視用途的 PchMOS晶體管的源極電位與預先確定的參考電位進行比較。然后，將比較結 果反饋到用于監(jiān)視用途的PchMOS晶體管的襯底電壓。

另外，如圖15所示，提供監(jiān)視柵極和漏極連接到恒流源的NchMOS晶體 管的漏電位的監(jiān)視單元和控制半導體襯底的襯底電壓V_bn的襯底電壓調(diào)節(jié)單 元，如此，襯底電位變?yōu)楹愣āＨ缓螅瑢chMOS晶體管的漏極連接到比較器 的一端，以及另一端連接到參考電位V_gsn(恒定電位)。然后，將比較器的輸 出輸入到襯底電壓調(diào)節(jié)單元，以及由襯底電壓調(diào)節(jié)單元生成參考電壓V_bn。例 如參見(Sumita，M.et?al.，“Mixed?Body?Bias?Techniques?With?Fixed?Vt and?Ids?Generation?Circuits“，IEEE?JOURNAL?OF?SOLID-STATE?CIRCUITAS， VOL.40，NO.1，JANUARY?2005年1月)。

然而，相關技術的半導體集成電路裝置具有下述三個問題。第一問題是 在專利文獻1和專利文獻2的方法中，由于這些均是是用于檢測漏電流檢測 NchMOS晶體管的漏電位的波動的方法，如果從初始電位到超出用于檢測漏電 位的波動的參考電位的電位沒有漏電位波動，不可能檢測漏電流的變化。這 還限制了漏電流的檢測靈敏度和響應改進。