[發明專利]半導體集成電路裝置

有效

• 申請號: 200910177317.1
• 申請日: 2006-07-27
• 公開（公告）號: CN101697485A
• 公開（公告）日: 2010-04-21
• 發明（設計）人: 伊藤稔
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H03K17/687
• 分類號: H03K17/687;H03K17/30;G01R31/26
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陸軍

1.一種半導體集成電路裝置，包括：

在半導體襯底上具有多個MIS晶體管的內部電路；

襯底電壓控制塊，將襯底電壓提供給所述內部電路以控制該內部電路的 MIS晶體管的閾值電壓；以及

漏電流檢測電路，具有漏電流檢測NchMIS晶體管和比較器，對于該漏 電流檢測NchMIS晶體管而言，將低電位端電源電壓V_SS提供給源極，漏極 與柵極連接并連接到恒流源，并由所述襯底電壓控制塊控制襯底電壓，而所 述比較器用于比較所述漏電流檢測NchMIS晶體管的漏極電位和預定參考電 位，

其中，所述襯底電壓控制塊基于所述比較器的比較結果生成襯底電壓， 將所生成的襯底電壓施加到所述漏電流檢測NchMIS晶體管的襯底和所述內 部電路的NchMIS晶體管的襯底，

所述襯底電壓控制塊包括：

開關，安置在所述比較器的第一輸入端和第二輸入端以及所述漏電流檢 測NchMIS晶體管的漏極和參考電位端間；以及

輸入數據校正單元，當所述內部電路不操作時，通過使用所述開關，在 所述漏電流檢測NchMIS晶體管的漏極和參考電位端以及所述比較器的每一 個輸入端間進行切換，以執行兩次襯底電壓調整，取各個襯底電壓設定值的 平均值，并且當所述內部電路正常操作時，通過基于所述取了平均的襯底電 壓設定值生成襯底電壓，校正所述比較器的DC偏移。

2.一種半導體集成電路裝置，包括：

在半導體襯底上具有多個MIS晶體管的內部電路；

襯底電壓控制塊，將襯底電壓提供給所述內部電路以控制該內部電路的 MIS晶體管的閾值電壓；以及

漏電流檢測電路，具有漏電流檢測PchMIS晶體管和比較器，對于該漏 電流檢測PchMIS晶體管而言，將高電位端電源電壓V_DD提供給源極，漏極 與柵極連接并連接到恒流源，并由所述襯底電壓控制塊控制襯底電壓，而所 述比較器用于比較所述漏電流檢測PchMIS晶體管的漏極電位和預定參考電 位，

其中，所述襯底電壓控制塊基于所述比較器的比較結果生成襯底電壓， 將所生成的襯底電壓施加到所述漏電流檢測PchMIS晶體管的襯底和所述內 部電路的PchMIS晶體管的襯底，

所述襯底電壓控制塊包括：

開關，安置在所述比較器的第一輸入端和第二輸入端以及所述漏電流檢 測PchMIS晶體管的漏極和參考電位端間；以及

輸入數據校正單元，當所述內部電路不操作時，通過使用所述開關，在 所述漏電流檢測PchMIS晶體管的漏極和參考電位端以及所述比較器的每一 個輸入端間進行切換，以執行兩次襯底電壓調整，取各個襯底電壓設定值的 平均值，并且當所述內部電路正常操作時，通過基于所述取了平均的襯底電 壓設定值生成襯底電壓，校正所述比較器的DC偏移。

3.如權利要求1所述的半導體集成電路裝置，其中，所述輸入數據校正 單元：

當所述內部電路不操作時，將所述漏電流檢測NchMIS晶體管的漏極連 接到第一輸入端，將參考電位端連接到第二輸入端，調整所述漏電流檢測 NchMIS晶體管的襯底電壓，并將其襯底電壓設定值輸入到第一寄存器；

轉換所述開關，將所述漏電流檢測NchMIS晶體管的漏極連接到所述第 二輸入端，將所述參考電位端連接到所述第一輸入端，調整所述漏電流檢測 NchMIS晶體管的襯底電壓，并將其襯底電壓設定值輸入到第二寄存器；以及

取在所述第一寄存器中存儲的襯底電壓設定值和在所述第二寄存器中存 儲的襯底電壓設定值的平均值，將所述取了平均的襯底電壓設定值存儲在第 三寄存器中，在所述內部電路正常操作時，基于在所述第三寄存器中存儲的 襯底電壓設定值生成襯底電壓，以校正所述比較器的DC偏移。

4.如權利要求1所述的半導體集成電路裝置，其中，所述襯底電壓控制 塊包括限制器部，輸出用于輸出襯底電壓的上限和下限的限制的電壓值，所 述輸出襯底電壓是基于所述比較器的比較結果輸出的。