[發明專利]使用絕緣膜保護半導體芯片的側壁

有效

• 申請號: 200910176623.3
• 申請日: 2009-09-23
• 公開（公告）號: CN101685794A
• 公開（公告）日: 2010-03-31
• 發明（設計）人: 郭彥良;黃永盛;林裕庭;陳建宜
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L21/302;H01L27/04
• 代理公司: 北京市德恒律師事務所
• 代理人: 梁 永

技術領域

本發明整體涉及集成電路形成處理，特別涉及防止集成電路和互連結構遭到腐蝕和剝離。

背景技術

在典型的集成電路形成處理中，首先制造每個均包括多個相同半導體芯片的半導體晶片。制造之后，半導體晶片被切開，以使得半導體芯片分離，這樣每個半導體芯片均可以被單獨封裝。

在半導體晶片上，切割槽(scribe?line)被設置在半導體芯片之間。切割槽可以獨立于集成電路，或者具有在其中形成的測試電路，其中，測試電路可以被犧牲而不影響半導體芯片的功能。

典型地，形成密封環，以防止半導體芯片中的集成電路受潮和污染。然而，對于封裝過程來說，需要執行一些后端處理用于形成接合焊盤和/或安裝焊錫球。這些處理包括形成保護層(模塑料)，形成重新分布槽(redistribution?line)，以及形成接合焊盤。因此，產生了各種材料層和相應界面。這些界面沒有被適當地保護，并且一些界面可能在用于分離半導體芯片的晶片切割處理后暴露于外部環境。結果，水分可能滲入這些界面并且腐蝕半導體芯片中的銅線。另外，由于銅線的形成通常包括氟，銅線的腐蝕進一步導致氟被釋放。氟具有加速水分腐蝕鋁焊盤的效果。而且，界面的暴露可能進一步導致保護層的剝離。上述問題中的任一項都可能導致電路性能的降低，或電路故障。因此，需要一種新的集成方法來防止界面遭到水分滲入。

發明內容

根據本發明的一個方面，一種形成集成電路結構的方法包括：提供晶片，該晶片具有第一半導體芯片、第二半導體芯片、以及在第一半導體芯片和第二半導體芯片之間并且與兩者鄰接的切割槽；在切割槽中形成凹槽；以及在晶片之上形成絕緣膜，并且將絕緣膜的一部分從凹槽的中心移除。絕緣膜延伸至凹槽中。凹槽的底部不高于晶片中的半導體襯底的頂面。絕緣膜的剩余部分包括凹槽中的邊緣。該方法進一步包括：切開晶片，以使第一半導體芯片和第二半導體芯片分離。

根據本發明的另一個方面，一種形成集成電路結構的方法包括提供具有半導體襯底的晶片。該晶片包括在半導體襯底之上的互連結構；第一半導體芯片，包括半導體襯底的第一部分和互連結構的第一部分；第二半導體芯片，包括半導體襯底的第二部分和互連結構的第二部分；以及切割槽，在第一半導體芯片和第二半導體芯片之間并且與兩者鄰接。該方法進一步包括在切割槽中形成凹槽。凹槽從晶片的頂面延伸至半導體襯底的頂面之下，并且基本上從切割槽的一端延伸至對端。該方法進一步包括：在晶片之上形成第一絕緣膜，第一絕緣膜延伸至凹槽內；圖案化第一絕緣膜，以將第一絕緣膜的一部分從凹槽的中心移除，第一絕緣膜的剩余部分包括凹槽中的第一邊緣；在第一絕緣膜之上形成第二絕緣膜，第二絕緣膜延伸至凹槽內；圖案化第二絕緣膜，以將第二絕緣膜的一部分從凹槽的中心移除，第二絕緣膜的剩余部分包括凹槽中的第二邊緣；以及切開晶片，以使第一半導體芯片和第二半導體芯片分離。

根據本發明的又另一方面，一種形成集成電路結構的方法包括提供晶片。該晶片具有第一半導體芯片、第二半導體芯片、以及在第一半導體芯片和第二半導體芯片之間并且與兩者鄰接的切割槽。該方法進一步包括在切割槽中形成凹槽，其中，凹槽從晶片的頂面延伸至晶片中的半導體襯底，并且其中，凹槽基本上從切割槽的一端延伸至對端。該方法進一步包括在晶片之上形成絕緣膜。絕緣膜延伸至凹槽。凹槽中的絕緣膜的一部分的頂面比直接在第一芯片之上的絕緣膜的一部分的頂面低。該方法進一步包括圖案化絕緣膜，以將絕緣膜的一部分從凹槽的中心移除；以及切開晶片，使得第一半導體芯片和第二半導體芯片分離。

根據本發明的再另一方面，一種集成電路結構包括晶片，該晶片具有第一半導體芯片、第二半導體芯片、以及在第一半導體芯片和第二半導體芯片之間并且與兩者鄰接的切割槽。該集成電路結構進一步包括在切割槽中并且從晶片的頂面延伸至晶片內的凹槽，其中，凹槽的底部不高于晶片中的半導體襯底的頂面；以及晶片之上的絕緣膜。該緣膜具有覆蓋第一半導體芯片并且延伸至凹槽的第一部分。絕緣膜的第一部分具有凹槽內的第一邊緣。

根據本發明的還有的另一方面，一種集成電路結構包括半導體芯片和半導體芯片中的半導體襯底。半導體襯底具有邊緣。該集成電路結構進一步包括：半導體襯底之上的互連結構；以及在半導體芯片的邊緣上并且從邊緣的一端延伸至對端的凹槽。半導體襯底的邊緣是半導體芯片的邊緣的下部。凹槽的底部比半導體襯底的頂面低。該集成電路結構進一步包括在互連結構之上并且延伸至凹槽內的絕緣膜。凹槽內的絕緣膜的邊緣基本上平行于半導體襯底的邊緣并且與半導體襯底的邊緣水平分離。