[發明專利]地址檢測電路和地址檢測方法

無效

• 申請號: 200910173459.0
• 申請日: 2009-09-18
• 公開（公告）號: CN101676998A
• 公開（公告）日: 2010-03-24
• 發明（設計）人: 中川貴史
• 申請（專利權）人: 恩益禧電子股份有限公司
• 主分類號: G11B7/00
• 分類號: G11B7/00;G11B19/02
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 孫志湧;穆德駿

技術領域

本發明涉及地址檢測電路和地址檢測方法。

背景技術

為了以高精確度對光盤執行數據的讀取和寫入，要求以高精確度檢測光盤上的位置。為了檢測光盤上的位置，需要從光盤本身讀出指示光盤上的位置的地址信息。

將地址信息存儲在光盤中的方法包括(1)調制沿著數據軌道彎曲的擺動(wobble)的方法，和(2)將地址信息寫在數據軌道上的方法。能夠通過讀出被存儲在光盤中的地址信息檢測光盤上的位置。

在光盤中，預先形成了螺旋狀的數據軌道。由在光盤中形成的凹凸部分的延伸形成數據軌道。更加具體地，在凹部分的底表面和/或凸部分的上表面上形成數據軌道。通過沿著凸部分的延伸方向調制凸部分的邊緣形成擺動。

日本未經審查的專利申請公開No.2005-50469(在下文中被稱為專利文獻1)、日本未經審查的專利申請公開No.2003-85749(在下文中被稱為專利文獻2)、以及日本未經審查的專利申請公開No.2002-329329(在下文中被稱為專利文獻3)均公布了從光盤獲得地址的技術。

專利文獻1公布了一種地址檢測方法，該方法防止了由當由于記錄數據的狀態導致地址的同步狀態變得不穩定時的諸如偏離軌道的錯誤引起的處理的中斷。專利文獻2公布了一種提供具有ADIP的地址信息的高可靠性的再現裝置的技術。專利文獻3公布一種技術，該技術用于即使當用戶數據通過隨機移位被記錄在記錄區域中時可靠地檢測同步標記并且用于根據檢測到的同步標記可靠地再現用戶數據。

順便地，為了在短時間內檢測指示光盤上的位置的地址信息，可以從從被寫入在數據軌道的數據讀出的信號(在下文中被稱為數據信號)檢測地址。然而，被存儲在數據軌道中的數據可能被存儲在光盤中遠離預先設置的指示數據的開始/結束位置等等的基準位置的位置。當基于此種數據檢測地址時，除非執行了任何校正處理，否則記錄數據可能被重寫到遠離基準位置的位置。如果在此種條件下重復地重寫數據，那么可能出現諸如記錄數據的間隙或者覆寫的現象，這可能使得光盤中的記錄質量劣化。

通過校正獲取地址的時序可以解決此問題。然而，由于關于基準位置的數據的偏離量不確定，因此即使在按某時間段利用偏移檢測地址時，也可能不能處理數據的偏離。

注意的是，因為能夠根據前述的基準位置獲得時序，所以可以通過從從被形成在光盤中的擺動讀出的ADIP(預刻槽地址)信號檢測地址來實現抑制光盤的記錄質量的劣化。然而，在這樣的情況下，需要相當長的時間來檢測地址信息。結果，可能阻礙了在短時間內檢測光盤上的位置。

發明內容

本發明已經發現下述問題，即，很難表現出在實現在短時間段內的地址檢測的同時對于數據相對于基準位置的偏離的容許性。

本發明的實施例的第一示例性方面是地址檢測電路，該地址檢測電路包括校正信號生成器，該校正信號生成器基于從光盤的擺動讀出的ADIP(預刻槽地址)信號生成多個時序校正信號，時序校正信號彼此具有不同的周期；校正信號選擇器，該校正信號選擇器選擇由校正信號生成器生成的時序校正信號中的一個并且輸出所選擇的信號；以及時序校正器，該時序校正器在根據從校正信號選擇器傳輸的時序校正信號的時序輸出基于從光盤的數據軌道讀出的數據信號檢測的數據地址。

根據地址檢測電路，能夠通過基于ADIP信號生成的每個具有不同的周期的多個時序校正信號中的任何一個調整數據地址的輸出時序。因此，能夠表現出在實現短的時間段內的地址獲取的同時相對于基準位置的數據的偏離的容許性。

本發明的實施例的第二示例性方面是地址檢測方法，該地址檢測方法檢測指示光盤上的位置的地址，該方法包括基于從光盤的擺動讀出的ADIP(預刻槽地址)信號生成多個時序校正信號，該時序校正信號彼此具有不同的周期；選擇多個生成的時序校正信號中的一個；以及在根據所選擇的時序校正信號的時序輸出基于從光盤的數據軌道讀出的數據信號檢測的數據地址。

附圖說明

根據以下結合附圖對某些示例性實施例的描述，以上和其它示例性方面、優點和特征將更加明顯，其中：

圖1A和1B是根據本發明的第一示例性實施例的關于ADIP格式的說明圖；

圖2是根據本發明的第一示例性實施例的關于數據格式的說明圖；

圖3是根據本發明的第一示例性實施例的關于隨機移位的說明圖；

圖4是示出根據本發明的第一示例性實施例的ADIP字和AUN之間的關系的說明圖；

圖5是根據本發明的第一示例性實施例的地址檢測電路的示意性框圖；