[發明專利]半導體裝置的制造方法無效
| 申請號: | 200910173268.4 | 申請日: | 2009-09-22 |
| 公開(公告)號: | CN101794071A | 公開(公告)日: | 2010-08-04 |
| 發明(設計)人: | 張慶裕 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | G03F7/00 | 分類號: | G03F7/00;G03F7/32;H01L21/265;H01L21/28 |
| 代理公司: | 隆天國際知識產權代理有限公司 72003 | 代理人: | 姜燕;陳晨 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 制造 方法 | ||
技術領域
本發明涉及半導體裝置的制造方法,且特別涉及一種光致抗蝕劑殘余物的移除方法。
背景技術
于半導體工業的先進技術節點中,使用金屬及高介電常數介電材料來形成場效應晶體管的柵極堆疊。當形成金屬柵極場效應晶體管時,使用一個或多個注入工藝來形成場效應晶體管的摻雜元件。離子注入工藝中,使用圖案化光致抗蝕劑層作為掩模。隨后,移除圖案化光致抗蝕劑層。然而,當使用干式剝離工藝來移除圖案化光致抗蝕劑層時,會使基材凹陷。當使用濕式剝離工藝來移除圖案化光致抗蝕劑層時,則無法完全移除光致抗蝕劑殘余物。
發明內容
為了解決現有技術存在的上述問題,本發明提供一種半導體裝置的制造方法,包括:形成一犧牲層于一基材上;形成一圖案化光致抗蝕劑層于該犧牲層上;對該基材進行離子注入;施予一第一濕式蝕刻溶液以移除該圖案化光致抗蝕劑層;以及施予一第二濕式蝕刻工藝以移除該犧牲層。
本發明也提供一種半導體裝置的制造方法,包括:形成一犧牲層于一基材上;形成一圖案化光致抗蝕劑層于該犧牲層上;對該基材進行離子注入;施予一化學溶液以移除該圖案化光致抗蝕劑層;以及施予一酸性溶液以移除該犧牲層。
本發明還提供一種半導體裝置的制造方法,包括:形成一第一金屬層于一基材上;形成一氧化鑭層于該金屬層上;形成一圖案化光致抗蝕劑層于該氧化鑭層上;對該基材進行一工藝;施予一硫酸及過氧化氫溶液以移除該圖案化光致抗蝕劑層;以及施予一鹽酸溶液以移除該氧化鑭層。
本發明可具有各種優點。在一實施例中,所述的濕式蝕刻方法可有效移除光致抗蝕劑并降低對基材的傷害,可實質上減少或避免在光致抗蝕劑移除之后的基材凹陷。通過以犧牲層作為保護層,可減少光致抗蝕劑殘余物。當移除犧牲層時,光致抗蝕劑殘余物也經過Caros/清潔溶液的清潔而被移除。犧牲層具有高蝕刻速率,以使其能被濕式蝕刻移除。任何在犧牲層上的缺陷及殘余物可被底切(undercut)或溶解至濕式化學品中,殘余物及缺陷因此可從晶片表面離去(lifted?off)。此外,犧牲層可增進光致抗蝕劑黏著性。
為讓本發明的上述和其他目的、特征、和優點能更明顯易懂,下文特舉出較佳實施例,并配合附圖,作詳細說明如下。
附圖說明
圖1為依照本發明一實施例的半導體裝置的制造方法的流程圖。
圖2~圖6為依照本發明一實施例的制造具有金屬柵極堆疊的半導體結構的方法于各種制造階段的剖面圖。
上述附圖中的附圖標記說明如下:
210~基材??212~高介電常數介電材料層
214~金屬層??215~犧牲層
216~圖案化光致抗蝕劑層
具體實施方式
本發明接下來將會提供許多不同的實施例以實施本發明中不同的特征。各特定實施例中的組成及配置將會在以下作描述以簡化本發明。這些為實施例并非用于限定本發明。此外,一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含實施例中的該第一元件與第二元件直接接觸,或也可包含該第一元件與第二元件之間更有其他額外元件使該第一元件與第二元件無直接接觸。各種元件可能以任意不同比例顯示以使附圖清晰簡潔。
圖1顯示為依照本發明一實施例的制造具有金屬柵極構造的半導體裝置的方法100的流程圖。圖2至圖6為本發明一實施例的半導體結構200于各種制造階段時的剖面圖。半導體裝置的制造方法100在此將參照圖1至圖6來描述。
參見圖1及圖2,方法100起始于步驟102,其為提供半導體基材210。半導體基材210包含硅。或者,基材210包含鍺、鍺化硅、或其他合適半導體材料,例如鉆石、碳化硅或砷化鎵。基材210還可包含額外的元件和/或材料層,例如形成于基材中的各種隔離元件。基材210可包含各種p型摻雜區域和/或n型摻雜區域結構,并相互連接以形成各種裝置及功能性元件。所有的摻雜元件都可由適當的工藝形成,例如在各種步驟及技術中進行離子注入。基材210可包含其他元件,例如淺溝槽隔離(STI)。
基材210可進一步包含各種材料層,例如金屬柵極堆疊材料層。可在半導體基材210上形成高介電常數介電材料層212。高介電常數介電材料層212可由合適的工藝形成,例如原子層沉積(ALD)。其他用以形成高介電常數介電層的方法包含金屬有機化學氣相沉積(MOCVD)、物理氣相沉積(PVD)、UV-臭氧氧化及分子束外延(molecular?beam?epitaxy;MBE)。在一實施例中,高介電常數介電材料層包含氧化鉿。或者,高介電常數介電材料層包含金屬氮化物、金屬硅化物或其他金屬氧化物。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910173268.4/2.html,轉載請聲明來源鉆瓜專利網。





