[發明專利]單元晶體管、集成電路及顯示系統

有效

• 申請號: 200910171923.2
• 申請日: 2009-09-22
• 公開（公告）號: CN101714553A
• 公開（公告）日: 2010-05-26
• 發明（設計）人: 高榮正;李艷軍
• 申請（專利權）人: 凹凸電子(武漢)有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L29/06;G02F1/1368
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳煒;李德山

技術領域

本發明涉及一種功率晶體管，尤其是涉及一種單元晶體管、基于單元晶體管的集成電路及顯示系統。

背景技術

在過去的幾十年間，在需要功率器件的高壓(HV)應用領域，功率金屬氧化物半導體場效應晶體管(MOSFET)技術逐漸成為熱門技術。

在傳統的HV應用中，由于功率MOSFET及其控制器電路的集成技術中存在一些障礙，所以通常將作為開關的功率MOSFET置于控制器(例如，逆變器控制器)的集成電路的外部，該控制器控制功率MOSFET的閉合/斷開。例如，將功率MOSFET和控制器集成于同一芯片上時需要較大的晶片尺寸(die?size)，從而增加成本。

發明內容

本發明要解決的技術問題在于提供一種單元晶體管、集成電路及顯示系統，單元晶體管具有增強的靜電放電特性，且集成電路具有較小的晶片尺寸。

為解決上述技術問題，本發明提供了一種單元晶體管。該單元晶體管包括N型深摻雜(N+)掩埋層(NBL)，與NBL相連的N阱，與N阱相連的第一N+層，以及通過N阱和第一N+層與NBL相連的多個漏極。N阱在NBL形成之后形成。第一N+層在N阱形成之后形成。

本發明還提供了一種集成電路。該集成電路包括包含單元晶體管的開關和與開關相連且控制開關的控制器電路。該單元晶體管包括N型深摻雜(N+)掩埋層(NBL)，與NBL相連的N阱，與N阱相連的第一N+層，以及通過N阱和第一N+層與NBL相連的多個漏極。N阱在NBL形成之后形成。第一N+層在N阱形成之后形成。

本發明還提供了一種顯示系統。該顯示系統包括多個光源和與光源相連的逆變器電路。逆變器電路將直流電壓轉換成交流電壓給光源供電。逆變器電路包括包含單元晶體管的開關和與開關相連且控制開關的控制器電路。該單元晶體管包括N型深摻雜(N+)掩埋層(NBL)，與NBL相連的N阱，與N阱相連的第一N+層，以及通過N阱和第一N+層與NBL相連的多個漏極。N阱在NBL形成之后形成。第一N+層在N阱形成之后形成。

與現有技術相比，由于本發明將單元晶體管的所有漏極與其N型深摻雜掩埋層(NBL)相連，并且將包含單元晶體管的開關和控制器電路集成在單一芯片上，從而增強單元晶體管的靜電放電(ESD)特性，由此使集成電路具有增強的可靠性和較小的晶片尺寸的特性。

以下結合附圖和具體實施例對本發明的技術方案進行詳細的說明，以使本發明的特性和優點更為明顯。

附圖說明

圖1所示為根據本發明的一個實施例的集成電路的方框圖。

圖2所示為根據本發明的一個實施例的將開關和控制器電路集成在單一芯片上的制造過程的流程圖。

圖3所示為根據本發明的一個實施例的橫向擴散金屬氧化物半導體(LDMOS)晶體管的結構圖。

圖4所示為根據本發明的一個實施例的非對稱雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構圖。

圖5所示為根據本發明的一個實施例的雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構圖。

圖6所示為根據本發明的另一個實施例的雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構圖。

圖7A所示為根據本發明的一個實施例的單元雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構的截面圖。

圖7B所示為根據本發明的一個實施例的單元雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構的俯視圖。

圖8所示為根據本發明的另一個實施例的單元雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的結構圖。

圖9所示為根據本發明的一個實施例的單元雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的電勢梯度的示例圖。

圖10所示為根據本發明的一個實施例的單元雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管的電勢梯度的示例圖。

圖11所示為根據本發明的一個實施例的顯示系統的方框圖。

具體實施方式

以下將對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解為這并非意指將本發明限定于這些實施例。相反，本發明意在涵蓋由后附權利要求項所界定的本發明精神和范圍內所定義的各種可選項、可修改項和等同項。