[發明專利]相移光刻掩模的設計和布局

有效

• 申請號: 200910171747.2
• 申請日: 2002-06-07
• 公開（公告）號: CN101726988A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 米歇爾·L·科特;克里斯托夫·皮拉特
• 申請（專利權）人: 新思公司
• 主分類號: G03F1/00
• 分類號: G03F1/00;G03F1/14;G03F7/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 李芳華

本專利申請是下列專利申請的分案申請：

申請號：02811551.1

申請日：2002年6月7日

發明名稱：相移光刻掩模的設計和布局

技術領域

本發明涉及使用光刻掩模來制造諸如集成電路的物體的小尺寸圖形。具 體上，本發明涉及用于集成電路和類似的物體的復雜布局的相移掩模。

背景技術

相移掩模(phase?shift?masking)已經被應用來建立在集成電路中的小尺 寸圖形(features)。典型地，所述圖形已經局限于具有小的臨界尺寸的設計的 所選擇器件。例如，參見美國專利第5,766,806號。

雖然在集成電路中的小尺寸圖形的制造已經帶來了改進的速度和性能， 但是期望在這樣的器件的制造中更為廣泛地使用相移掩模。但是，相移掩模 對更復雜的設計的擴展導致掩模布局問題的復雜性的大的增加。例如，當在 密集的設計上安排相移窗口時，將發生相位沖突。一種相位沖突是在下述的 布局中的位置，在所述位置上，兩個具有相同相位的相移窗口與要由掩模暴 露的圖形接近地布置，諸如通過疊加相移窗口以實現在暴露圖案中的相鄰的 線。如果相移窗口具有相同的相位，則它們不導致建立期望的圖形所需要的 光學干擾。因此必須防止相位沖突的相移窗口的粗心大意的布局接近要在由 掩模限定的層中形成的圖形。

在單個集成電路的設計中，可能布置幾百萬個圖形。用于在這樣大數量 的圖形上的重復操作的數據處理資源的負擔會很大，并且在一些情況下使得 所述重復操作不實用。對于其中通過相移來實現大量布局的電路，相移窗口 的布局和向這樣的窗口分配相移值是使用現有技術不實用的這樣的重復操 作。

因為這些和其他的復雜性，用于復雜設計的相移掩模技術的實現需要改 進設計相移掩模的手段。

發明內容

一種用于限定全相位布局的方法得到說明，所述全相位布局用于限定在 集成電路(IC)中的材料層。在全相位布局中，使用相移來限定諸如多晶硅 層的材料層的基本上所有圖形。通過使用相移來限定圖形，所述層的大部分 可以由子波長圖形構成。例如，如果使用λ＝193nm的分檔器，則比λ在尺 寸上小得多的圖形難于不使用相移而在最后的IC上被制造。通過向布置、整 形和向移相器分配相位提供系統的手段，所述方法可以產生高質量的布局， 所述布局可以被產生作為光刻掩模。那些掩模可以繼而被用于產生IC的層。

對于諸如集成電路的多晶硅(或柵極)層的給定圖案，可以識別圖形。 通過在圖形周圍生長一個區域——除了圖形的端蓋，可以限定最大的移相器 區域。最大的移相器區域對應于這樣的空間，其中移相器被按照期望布置以 限定圖形。移相器形狀可以隨后被布置為靠著圖形的邊。移相器形狀彼此分 開布置，以留有空間，在此空間中可能需要在不同移相器之間的切口或開口。 間隔要求與用于最小間隔和邊長度的設計規則相關，并且可以對于諸如外角 和內角的不同類型的情況不同。

在一些實施例中，移相器形狀是疊加在矩形上的梯形。這個形狀被設計 為允許具有切口，所述切口在頂部具有方形凹口，因此避免了尖角，所述尖 角可能在掩模中難于被制造。

在一些實施例中，然后精制(refine)移相器形狀，以填充在最大移相器區 域中的某個開口區域。

接著，在不同移相器形狀之間的相位相關性與成本一起被確定。這是重 要的，因為存在用于交替孔徑相移掩模的特定要求，例如，在圖形的相對邊 的移相器具有相反的相位。但是，可能存在應當考慮的相位沖突之外的另外 的考慮。例如，如何期望或不期望將兩個移相器在內角、外角、沿著三個邊 等具有相同的相位。其他的標準可能包括多層相關性，諸如基于觸點的定位、 擴散區域等，可能也包括用于小移相器的成本函數。總的來說，成本函數說 明給定的配置的相對質量，諸如給定相同相位的移相器形狀A和移相器形狀 B。

相位可以隨后按照相關性和成本函數被分配到移相器形狀。其后，相同 相位的移相器可以合并在一起，以填充一些先前打開的切口空間。通過本發 明的一些實施例提供了另外的精制，其中包括去除小移相器、將角變為直角 和以主要和次要相位填充空間。