[發明專利]多晶硅浮置柵極及其制造方法

無效

• 申請號: 200910169971.8
• 申請日: 2003-03-28
• 公開（公告）號: CN101645397A
• 公開（公告）日: 2010-02-10
• 發明（設計）人: 駱統
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285;H01L21/8247;H01L27/115
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

本申請是申請日為2003年3月28日且發明名稱為“浮置柵極存儲單元及其制造方法”的中國專利申請No.03108813.9的分案申請。

技術領域

本發明涉及一種浮置柵極存儲單元(floating?gate?memory?cell)及其制造方法，且特別是涉及一種可降低晶體管不定抹除頻率的浮置柵極存儲單元及其制造方法。

背景技術

可儲存非揮發性信息的集成電路內存(IC?memory)的其中一種類型稱為可抹除可程序只讀存儲器(erasable?programmable?ROM，EPROM)，此種類型的內存允許使用者可寫入程序、或抹除程序后再重復寫入。EPROM的其中一種類型稱為N-通道的金屬氧化物半導體場效晶體管(N-channel?MOSFET)，如第1、2圖所示。浮置柵極的晶體管(floating?gate?transistor)10具有兩個由多晶硅(polysilicon)所制成的柵極(gate)12和14。一般沉積多晶硅，是在高溫下大約520～700℃藉由低壓化學氣相沉積法(low?pressure?chemical?vapordeposition，LPCVD)，對硅甲烷(silane，SiH₄)或二硅甲烷disilane(Si₂H₆)進行熱分解(pyrolysis)。若多晶硅在低溫下例如520℃沉積，所形成的多晶硅為無晶狀的(amorphous)，此無晶形的多晶硅在后續的高溫制造工藝，如高達900～1000℃的退火(annealing)步驟，會再結晶。柵極14為浮置柵極(floatinggate)，柵極12為選擇或控制柵極(select?or?control?gate)。晶體管10中，基板16具有一源極(source)18和一漏極(drain)20，且兩者以一通道(channel)22隔離。至于浮置柵極14和通道22之間是利用一第一絕緣層24，又稱柵極氧化層(gate?oxide)而隔離；控制柵極12和浮置柵極14之間是利用一第二絕緣層26而隔離。

圖1繪示一種程序化時(programming?mode)的晶體管。圖1中的箭號代表：信道熱電子自靠近漏極20的通道22注入浮置柵極14，且穿過第一絕緣層24，而最后陷于浮置柵極14內。浮置柵極14內負電荷的存在會造成讀取晶體管時臨限電壓(threshold?voltage)的提高，即使電源關閉，讀取后的晶體管仍然維持讀取的狀態。一般預估這種維持讀取的狀態可以達100年之久。圖2繪示一種處于抹除狀態時(erase?mode)的晶體管。圖2中的箭號表示：Fowler-Nordheim(FN)電子穿遂電流穿過第一絕緣層24而回到源極18(或沿著通道22)。讀取晶體管10時，是對控制柵極12施以一電壓，其電壓值介在高臨限電壓與低臨限電壓之間。若晶體管10被讀取時，儲存的信號等于“0”，晶體管不導通。若晶體管10沒有被讀取時，儲存的信號等于“1”，晶體管10可自由導通。

對于在集成電路內存中的單個浮置柵極的晶體管(floating?gate?transistor)而言，最常見的失敗型態之一稱為不定抹除(erratic?erase)。此種不定的浮置柵極的晶體管在進行抹除動作時，會出現不穩定和超出預期的行為。比方說，此種不定抹除會造成晶體管過度抹除(over?erase)的情形，而使存儲單元(memory?cell)陷在“1”的狀態而無法被讀取。

發明內容

有鑒于此，本發明的目的就是在提供一種浮置柵極存儲單元及其制造方法，藉由降低構成浮置柵極的多晶硅粒徑，而減少組件出現不定抹除(erraticerase)的頻率。

根據本發明的第一目的，提出一種浮置柵極存儲單元(floating?gatememory?cell)，包括：一基板，且基板有一漏極(drain)和一源極(source)并以一通道(channel)隔絕；一浮置柵極，位于通道上方并以一第一絕緣層隔離；和一控制柵極(control?gate)，位于浮置柵極上方并以一第二絕緣層隔離。此浮置柵極，至少部分為一微晶粒的多晶硅材質，且具有一粒徑尺寸范圍約在50～500之間。另外，粒徑尺寸范圍亦可約為50～300、或200～500之間。