[發明專利]具有抑制特性偏移的結構的薄膜晶體管面板及其制造方法

有效

• 申請號: 200910168653.X
• 申請日: 2006-10-20
• 公開（公告）號: CN101699624A
• 公開（公告）日: 2010-04-28
• 發明（設計）人: 石井裕滿
• 申請（專利權）人: 卡西歐計算機株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/786;H01L29/417;H01L21/82;G02F1/1362;G02F1/1368
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 黃劍鋒

本發明申請是本申請人于2006年10月20日提交的，申請號為200610171869.8，發明名稱為“具有抑制特性偏移的結構的薄膜晶體管面板及其制造方法”的分案申請。

技術領域

本發明涉及一種具有抑制特性偏移的結構的薄膜晶體管面板及其制造方法。

背景技術

有源矩陣型液晶顯示裝置適用具有多個像素電極和與各像素電極連接的多個開關用薄膜晶體管的薄膜晶體管面板。具有濾色片和對置電極的對置電極面板設置成在與所述薄膜晶體管面板之間夾著液晶元件，通過在所述各像素電極和所述對置電極之間施加對應于顯示像素的顯示電壓，液晶元件的透射率變化，能夠目視顯示。在日本特許公開2005-93460號公報中，記載了在上述薄膜晶體管面板上形成薄膜晶體管的結構。在這篇現有技術文獻中記載的薄膜晶體管是如下的晶體管：在基板的上表面設有柵電極，在含有柵電極的基板的上表面設有柵絕緣膜，在柵電極上的柵絕緣膜的上表面設有由本征非晶硅構成的半導體薄膜，在半導體薄膜上表面的預定部位設有由氮化硅構成的溝道保護膜，在溝道保護膜的上表面兩側及其兩側的半導體薄膜上表面設有由n型非晶硅構成的歐姆接觸層，并在各歐姆接觸層上表面形成設有源電極和漏電極，在其上設有由氮化硅構成的過覆膜。

在上述現有的薄膜晶體管中，源電極和漏電極的寬度比直接設置在半導體薄膜上的區域的各歐姆接觸層的寬度大。并且，由于將直接設置在半導體薄膜上的區域的各歐姆接觸層由源電極和漏電極完全覆蓋，因此即使通過等離子體CVD法在其上對由氮化硅構成的過覆膜進行成膜，直接設置在半導體薄膜上的區域的各歐姆接觸層的表面也不會受到等離子體損傷，進而可以抑制Vg(柵電壓)-Id(柵電流)特性向負側偏移。

然而，在上述現有的薄膜晶體管中，由于使源電極和漏電極的寬度比直接設置在半導體薄膜上的區域的各歐姆接觸層的寬度大，因此用于形成源電極和漏電極的光刻工序和用于形成歐姆接觸層的光刻工序不同，因而存在光刻工序數量增加這樣的問題。

發明內容

因此，本發明的目的是提供一種薄膜晶體管面板，既可以抑制Vg-Id特性向負側的偏移，而且還可以不增加光刻工序數量。

為實現上述目的，本發明的薄膜晶體管面板，包括：基板；薄膜晶體管，形成在所述基板上并，具有柵電極、柵絕緣膜、半導體薄膜、在所述半導體薄膜上形成的一對歐姆接觸層、以及在所述各歐姆接觸層上形成的源電極和漏電極，所述半導體薄膜在所述源電極和所述漏電極之間具有溝道區域；像素電極，與所述薄膜晶體管的所述源電極連接；以及第一和第二導電性被覆膜，設置在所述源電極側和所述漏電極側的上部，由與所述像素電極相同的材料形成；所述第一導電性被覆膜的寬度比所述源電極的寬度寬，所述第二導電性被覆膜的寬度比所述漏電極的寬度寬。

此外，本發明的薄膜晶體管面板的制造方法，其特征在于，包括以下步驟：在基板上形成薄膜晶體管，該薄膜晶體管在柵電極上隔著柵絕緣膜設有半導體薄膜、在所述半導體薄膜上設有一對歐姆接觸層、在所述各歐姆接觸層上設有源電極和漏電極；在所述薄膜晶體管上對像素電極形成用膜進行成膜，將所述像素電極形成用膜進行刻蝕，形成與所述薄膜晶體管的所述源電極連接的像素電極及導電性被覆膜，該導電性被覆膜做成在所述源電極側和所述漏電極側中的至少一方的上部寬度比所述源電極或所述漏電極的寬度更寬，并且完全覆蓋溝道區域的外側區域的所述源電極或所述漏電極。

本發明的薄膜晶體管面板，包括：基板；薄膜晶體管，形成在所述基板上，具有柵電極、柵絕緣膜、半導體薄膜、在所述半導體薄膜上形成的一對歐姆接觸層、以及在所述各歐姆接觸層上形成的源電極和漏電極，所述半導體薄膜在所述源電極和所述漏電極之間具有溝道區域；像素電極，與所述薄膜晶體管的所述源電極連接；以及第一和第二導電性被覆膜，設置在所述源電極和所述漏電極的上部，由與所述像素電極相同的材料形成，所述第一導電性被覆膜被設置為寬度比所述源電極的寬度寬，所述第二導電性被覆膜被設置為寬度比所述漏電極的寬度寬，并且與所述漏電極的上表面接觸，并且，從所述漏電極延伸出來，以便跨過與所述漏電極連接的漏極布線的一部分。