[發明專利]靜電防護電路

無效

• 申請號: 200910167574.7
• 申請日: 2009-08-26
• 公開（公告）號: CN101997304A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 羅新臺
• 申請（專利權）人: 瑞鼎科技股份有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張英

技術領域

本發明涉及一種靜電防護電路，特別涉及一種用于對應重置信號線的靜電防護電路。

背景技術

隨著半導體技術的發展，集成電路的制作不斷引進更先進的工藝技術。消費者也因此享受到更輕薄、更高效能且更低電耗的高科技產品。以手持式電子產品如手機、數字相機、個人數字助理(personal?digital?assistant，PDA)為例，愈來愈多的電路被整合至極小尺寸的單芯片系統(System-on-Chip，SoC)中，使各種數字產品在占用最小的空間下，發揮最大的效能。

現今的微電子電路，其元件大小以倍數的速率不斷縮小。現階段高度整合的電子系統需要在微小且精確的信號驅動下，以極高的頻率穩定地進行判斷處理，用以對應執行各種應用功能。然而，電子系統在工作狀態下也可能受外界輸入或內部元件產生的噪聲影響，例如靜電放電(electrostatic?discharge，ESD)即為造成微電子系統不穩定的因素之一，不在預期之中的靜電放電電流可能導致系統中部分內部電路元件受到這些暫態噪聲的影響，進而發生系統故障(mal-function)。

一般來說，靜電放電效應對內部電路的影響主要分為兩個層面。其中一個為當靜電放電時，產生過大的放電電流直接進入內部電路中對電子通道造成損壞；另一個則是當靜電放電時，對電子芯片的控制信號線或特定輸入端造成干擾，進而使在作用中的電子芯片發生功能上的異常狀況。

一般來說，電子芯片中通常具有幾個特別重要的控制信號線，例如時鐘信號線(clock)、啟動信號線(enable)以及重置信號線(reset)等。舉例來說，如果有不在預期內的靜電放電效應發生，則可能錯誤觸發(mis-trigger)某些電子芯片或元件的重置信號線，使部分運行中的電子元件或某些重要參數突然被強迫重置(reset)，使整個系統陷入停擺或部分功能失效，最終可能需要將整個系統重新開機(或重新啟動，reboot)，甚至重新安裝韌體才能恢復，這樣將造成大量的時間與人力成本損失。

現有技術中，電子裝置為了避免靜電放電電流對內部工作電路可能造成的損壞或故障，通常設置了靜電防護系統。靜電防護系統可在靜電放電時，將特定的控制信號線的信號位準維持在一定的電壓位準，以避免錯誤觸發的情形發生。然而，現有技術中的靜電防護系統除了設置特定的電路結構，仍需搭配特定的韌體進行運算判斷，其控制方法較為復雜。也就是說，需要硬體(或硬件)與韌體的同時配合才能達到提高系統的靜電防護能力的效果。

本發明提供了一種靜電防護電路，其可用以檢測靜電放電的發生，并在靜電放電發生之后，能維持重置信號線的電位，避免錯誤觸發的情形，以解決上述問題。

發明內容

本發明的一個方面在于提供一種用于集成電路系統的靜電防護電路，該集成電路系統包括第一電源端、第二電源端、內部電路以及與該內部電路連接的重置信號線，內部電路耦接在該第一電源端與該第二電源端之間。

根據一個具體實施例，靜電防護電路包括第一晶體管以及第二晶體管。第一晶體管具有第一柵極、第一電極以及第二電極，其中第一柵極直接連接或間接耦接至該第一電源端，并且第一電極連接至第二電源端。而第二晶體管具有第二柵極、第三電極以及第四電極，第二柵極連接至第二電極，第三電極連接至第一電源端，并且第四電極連接至重置信號線。

在此實施例中，當集成電路系統處于靜電放電狀態時，第一晶體管以及第二晶體管導通，致使重置信號線的電位通過第二晶體管對應于第一電源端的電位。

根據本發明的靜電防護電路，在一種實施方式中，該第一電源端為該內部電路的工作電源端，并且該第二電源端為系統接地端。

根據本發明的靜電防護電路，在一種實施方式中，第一晶體管為NMOS晶體管，并且該第二晶體管為PMOS晶體管。

根據本發明的靜電防護電路，在另一種實施方式中，第一電源端為系統接地端，并且該第二電源端為該內部電路的工作電源端。

根據本發明的靜電防護電路，在另一種實施方式中，第一晶體管為PMOS晶體管，并且該第二晶體管為NMOS晶體管。

根據本發明的靜電防護電路，其中，第一柵極進一步連接第一RC電路，并且該第二柵極進一步連接第二RC電路。

根據本發明的靜電防護電路，其中，第一RC電路具有第一時間常數，該第二RC電路具有第二時間常數，并且該第一時間常數和該第二時間常數均大于靜電放電時間。