[發(fā)明專(zhuān)利]靜電防護(hù)電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910167574.7
• 申請(qǐng)日: 2009-08-26
• 公開(kāi)（公告）號(hào): CN101997304A
• 公開(kāi)（公告）日: 2011-03-30
• 發(fā)明（設(shè)計(jì)）人: 羅新臺(tái)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 瑞鼎科技股份有限公司
• 主分類(lèi)號(hào): H02H9/00
• 分類(lèi)號(hào): H02H9/00;H02H9/04
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 吳貴明;張英

1.一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括第一電源端、第二電源端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線(xiàn)，所述內(nèi)部電路耦接于所述第一電源端與所述第二電源端之間，所述靜電防護(hù)電路包括：

第一晶體管，具有第一柵極、第一電極以及第二電極，所述第一柵極耦接至所述第一電源端，并且所述第一電極連接至所述第二電源端；以及

第二晶體管，具有第二柵極、第三電極以及第四電極，所述第二柵極連接至所述第二電極，所述第三電極連接至所述第一電源端，并且所述第四電極連接至所述重置信號(hào)線(xiàn)；

其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述第一晶體管以及所述第二晶體管導(dǎo)通，致使所述重置信號(hào)線(xiàn)的電位通過(guò)所述第二晶體管對(duì)應(yīng)于所述第一電源端的電位。

2.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一電源端為所述內(nèi)部電路的工作電源端，并且所述第二電源端為系統(tǒng)接地端。

3.根據(jù)權(quán)利要求2所述的靜電防護(hù)電路，其中，所述第一晶體管為NMOS晶體管，并且所述第二晶體管為PMOS晶體管。

4.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一電源端為系統(tǒng)接地端，并且所述第二電源端為所述內(nèi)部電路的工作電源端。

5.根據(jù)權(quán)利要求4所述的靜電防護(hù)電路，其中，所述第一晶體管為PMOS晶體管，并且所述第二晶體管為NMOS晶體管。

6.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一柵極進(jìn)一步連接至第一RC電路，并且所述第二柵極進(jìn)一步連接至第二RC電路。

7.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一RC電路具有第一時(shí)間常數(shù)，所述第二RC電路具有第二時(shí)間常數(shù)，并且所述第一時(shí)間常數(shù)以及所述第二時(shí)間常數(shù)均大于靜電放電時(shí)間。

8.一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括工作電源端、系統(tǒng)接地端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線(xiàn)，所述內(nèi)部電路耦接在所述工作電源端與所述系統(tǒng)接地端之間，所述靜電防護(hù)電路包括：

第一RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第一RC電路包括串接至所述工作電源端的第一電阻以及串接至所述系統(tǒng)接地端的第一電容；

第二RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第二RC電路包括串接至所述系統(tǒng)接地端的第二電阻以及串接至所述工作電源端的第二電容；

PMOS晶體管，耦接在所述工作電源端與所述重置信號(hào)線(xiàn)之間，且所述PMOS晶體管具有耦接至所述第一電阻與所述第一電容之間的第一柵極；以及

NMOS晶體管，耦接在所述第一柵極與所述系統(tǒng)接地端之間，且所述NMOS晶體管具有耦接至所述第二電阻與所述第二電容之間的第二柵極；

其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述PMOS晶體管與所述NMOS晶體管被觸發(fā)導(dǎo)通，致使所述重置信號(hào)線(xiàn)的電位通過(guò)所述PMOS晶體管對(duì)應(yīng)于所述工作電源端的電位。

9.根據(jù)權(quán)利要求8所述的靜電防護(hù)電路，其中，所述第一電阻值與所述第一電容值的乘積為第一時(shí)間常數(shù)，所述第二電阻值與所述第二電容值的乘積為第二時(shí)間常數(shù)，并且所述第一時(shí)間常數(shù)以及所述第二時(shí)間常數(shù)均大于靜電放電時(shí)間。

10.一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括工作電源端、系統(tǒng)接地端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線(xiàn)，所述內(nèi)部電路耦接在所述工作電源端與所述系統(tǒng)接地端之間，所述靜電防護(hù)電路包括：

第一RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第一RC電路包括串接至所述工作電源端的第一電阻以及串接至所述系統(tǒng)接地端的第一電容；

第二RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第二RC電路包括串接至所述系統(tǒng)接地端的第二電阻以及串接至所述工作電源端的第二電容；

NMOS晶體管，耦接于所述重置信號(hào)線(xiàn)與所述系統(tǒng)接地端之間，且所述NMOS晶體管具有耦接至所述第二電阻與所述第二電容之間的第一柵極；以及

PMOS晶體管，耦接于所述第一柵極與所述工作電源端之間，且所述PMOS晶體管具有耦接至所述第一電容與所述第一電阻之間的第二柵極；

其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述PMOS晶體管與所述NMOS晶體管被觸發(fā)導(dǎo)通，致使所述重置信號(hào)線(xiàn)的電位通過(guò)所述NMOS晶體管對(duì)應(yīng)于所述系統(tǒng)接地端的電位。