[發明專利]超薄封裝工藝

無效

• 申請號: 200910167313.5
• 申請日: 2009-08-13
• 公開（公告）號: CN101996889A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 石磊;汪利民;趙良
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/50
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 張靜潔;王敏杰

技術領域

本發明涉及一種封裝工藝，尤其是一種超薄封裝工藝。

背景技術

傳統的半導體芯片的封裝工藝，尤其是針對如圖1A所示的引線框架的封裝工藝，具體包括如下步驟：

步驟1，如圖1A所示，刻蝕；對引線框架進行頂部刻蝕，形成載片臺和若干引腳，并且該引線框架的底部仍保有完整的銅基面；

步驟2，如圖1B所示，貼片；將芯片貼附在載片臺上；

步驟3，如圖1C所示，打線；用金屬線連接芯片和引腳；

步驟4，如圖1D所示，塑封；將芯片、載片臺和引腳包封在塑封體內；

步驟5，如圖1E所示，底部刻蝕；對引線框架進行底部刻蝕，使載片臺和引腳之間完全分隔；

步驟6，如圖1F所示，電鍍；在載片臺和引腳的底部鍍上金屬層；

步驟7，如圖1G所示，切割；對已經鍍好金屬層的半成品進行切割操作，形成若干獨立的器件。

其缺陷在于：1，由于銅基面具有一定的厚度，導致整個封裝體的厚度也相對較大；2，因封裝體較厚而導致浪費封裝材料；3，在底部刻蝕步驟中，由于無法準確的定位，易產生刻蝕偏移，影響刻蝕效果。

發明內容

本發明的目的是提供一種超薄封裝工藝，采用研磨工藝來代替底部刻蝕工藝，能有效的解決封裝厚度的問題，由于避免了底部刻蝕步驟，從而降低了成本，并且保證了操作步驟的高精確度。

為了達到上述目的，本發明的技術方案是提供一種超薄封裝工藝，包括以下步驟：

步驟1、刻蝕：對引線框架進行頂部刻蝕，形成載片臺和若干引腳；該刻蝕步驟并未將引線框架腐蝕穿，該引線框架的底部仍保有完整的金屬基面；

步驟2、貼片：將芯片貼附在載片臺上；

步驟3、金屬連接：用金屬導體連接芯片和引腳；

步驟4、塑封：將芯片、載片臺和引腳包封在塑封體內，而引線框架的金屬基面露出于塑封體的底部；

步驟5、研磨：對引線框架的底部進行研磨，研磨至塑封體和金屬基面的交界處，完全去除底部的金屬基面后，繼續研磨一定厚度(該厚度可根據實際尺寸，預先計算)，確保載片臺和引腳之間完全分隔；

步驟6、電鍍：在載片臺和引腳的底部鍍上金屬層；

步驟7、切割：對已經鍍好金屬層的半成品進行切割操作，形成若干獨立的器件。

其中，在所述的步驟5和步驟6之間，還可包含釋放應力的步驟，即使用退火烘烤或者表面微刻蝕的方法釋放研磨應力。

進一步，在所述的步驟5中還包含對塑封體的頂部進行研磨的步驟，即將塑封體的頂部研磨除掉一部分，研磨的厚度可根據實際尺寸預先計算，以不露出連接芯片和引腳的金屬導體為適宜。

所述的步驟6中的金屬層為錫層或金層。

本發明由于用研磨步驟替代了現有技術的底部刻蝕操作，使超薄封裝成為可能；由于在研磨步驟中設置了應力釋放操作，使研磨中和研磨前，封裝體內部各層間的應力得以釋放，提高了產品的可靠性。封裝工藝具有高密度，高精度，低成本的優點。

附圖說明

圖1A～1G為現有封裝工藝的流程圖；

圖2A～2G為本發明超薄封裝工藝的流程圖。

圖3為本發明超薄封裝工藝的流程圖框圖。

具體實施方式

如圖3所示，本發明超薄封裝工藝的一種較佳實施例，包括以下步驟：

步驟1：刻蝕；

如圖2A所示，對引線框架1進行頂部刻蝕，形成載片臺3和若干引腳4；該刻蝕步驟并未將引線框架腐蝕穿，該引線框架1的底部仍保有完整的銅基面；

步驟2：貼片；

如圖2B所示，將芯片2貼附在載片臺3上；

步驟3：金屬連接；

用金屬導體5連接芯片2和引腳4；

其中，可如圖2C-1所示通過金屬線來連接芯片2和引腳4；另外，也可如圖2C-2所示通過金屬帶或金屬片等連接芯片2和引腳4；

步驟4：塑封；

如圖2D所示，將芯片2、載片臺3和引腳4包封在塑封體6內，而引線框架1的銅基面露出于塑封體6的底部；

步驟5：研磨；

如圖2E所示，對引線框架1的底部進行研磨，研磨至塑封體6和銅基面的交界處，完全去除底部的銅基面后，繼續研磨一定厚度，確保載片臺3和引腳4之間完全分隔；

將塑封體的頂部研磨除掉一部分，研磨的厚度可根據實際尺寸預先計算，以不露出連接芯片和引腳的金屬導體為適宜；

使用溫度在160攝氏度至175攝氏度之間的退火烘烤或者表面微刻蝕的方法釋放研磨應力；

步驟6：電鍍；