[發明專利]封裝基板的電性連接結構及封裝結構

無效

• 申請號: 200910165565.4
• 申請日: 2009-07-30
• 公開（公告）號: CN101989588A
• 公開（公告）日: 2011-03-23
• 發明（設計）人: 許詩濱
• 申請（專利權）人: 全懋精密科技股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/488;H01L23/12
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種半導體結構，尤指一種封裝基板的電性連接結構及封裝結構。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁入多功能、高性能的研發方向。目前用以承載半導體晶片的封裝基板包括有打線式封裝基板、晶片尺寸封裝(CSP)基板及覆晶基板(FCBGA)等；且為因應微處理器、晶片組、與繪圖晶片的運算需要，布有線路的封裝基板也需提升其傳遞晶片信號的品質、改善頻寬、控制阻抗等功能，以適應高I/O數封裝件的發展。

在現行封裝技術中，是將半導體晶片電性接置在封裝基板上，該半導體集成電路(IC)晶片的表面上配置有電極墊(electronic?pad)，而該封裝基板具有相對應的電性接觸墊，且在該半導體晶片以及封裝基板之間可以適當地設置導電凸塊、其他導電粘著材料，使該半導體晶片電性連接至該封裝基板上。

請參閱圖1A，為現有覆晶封裝結構的剖視示意圖；如圖所示，提供封裝基板10，該封裝基板10具有第一表面10a及第二表面10b，在該第一表面10a上設有多個第一電性接觸墊101，而在該第二表面10b上設有多個第二電性接觸墊102，在該第二表面10b上接置有半導體晶片11，在所述第二電性接觸墊102上分別形成焊錫凸塊12，而該半導體晶片11的一個表面具有多個相對各該焊錫凸塊12的電極墊110，且在各該電極墊110上形成導電凸塊13，令該半導體晶片11的導電凸塊13電性連接至該封裝基板10的焊錫凸塊12，且在該半導體晶片11與封裝基板10之間填入有底充材料14，從而以形成封裝結構1；且在該第一表面10a的所述第一電性接觸墊101上分別形成有錫球15，從而用以電性連接至印刷電路板(PCB)2，而該印刷電路板2的一個表面具有多個對應各該第一電性接觸墊101的第三電性接觸墊21，令所述錫球15對應電性連接至各該第三電性接觸墊21，從而將該封裝結構1電性連接至該印刷電路板2上。

但是，所述的封裝結構1的錫球15形成在高密度布線且細間距布局的第一電性接觸墊101上，將導致所述錫球15之間的間距過小，且當所述錫球15對應該印刷電路板2的第三電性接觸墊21并經回焊處理以形成電性連接后，容易造成所述錫球15之間形成橋接而導致短路。

為避免所述問題發生，業界遂提出一種封裝基板結構，請參閱圖1B，為現有封裝結構1的所述第一電性接觸墊101上各設有對應的凸柱16，并在該凸柱16上形成有焊錫材料17，令所述焊錫材料17對應電性連接至各該第三電性接觸墊21，從而將該封裝結構1電性連接至該印刷電路板2上。

然而，所述的兩種現有技術中，所述錫球15或具有焊錫材料17的凸柱16對應接置在各該封裝結構1的第一電性接觸墊101上，當所述錫球15或具有焊錫材料17的凸柱16對應接置在該印刷電路板2時，由于印刷電路板2上的第三電性接觸墊21布設緊密，且形成在該第三電性接觸墊21上的防焊層開孔窄小，造成大量該錫球15或具有焊錫材料17的凸柱16的中心并無法完全對應接置在該印刷電路板2的第三電性接觸墊21中心部位，而有些許偏移的情況，如此經回焊處理而達成電性連接后，所述錫球15或具有焊錫材料17的凸柱16因并未完全精確接置在第三電性接觸墊21中心部位，導致所述錫球15與第三電性接觸墊21之間，或具有焊錫材料17的凸柱16與第三電性接觸墊21之間會產生應力，進而可能會造成該錫球15與第一電性接觸墊101之間、或該具有焊錫材料17的凸柱16與第一電性接觸墊101之間、或該錫球15與第三電性接觸墊21之間、或該焊錫材料17與第三電性接觸墊21之間的界面容易產生斷裂剝離的情況，因而影響電性連接。

因此，如何提供一種封裝基板及封裝結構，以避免現有技術中，在高密度布線的細間距布局中，因錫球間距過小容易造成錫球之間形成橋接而導致短路、及該錫球或金屬凸柱因未能完全精確接置在第三電性接觸墊中心部位所產生的應力，而導致該錫球或金屬凸柱與電性接觸墊之間產生斷裂剝離的缺點，實已成為目前亟待克服的課題。

發明內容

鑒于所述現有技術的缺點，本發明的主要目的是提供一種封裝基板的電性連接結構及封裝結構，能避免回焊處理中，所述電性連接結構之間產生偏位應力，以及避免因錫球間距過小、錫球過大造成回焊處理后，錫球間橋接短路的問題。