[發明專利]晶片級封裝結構、封裝結構及其制程

無效

• 申請號: 200910165378.6
• 申請日: 2009-08-07
• 公開（公告）號: CN101661913A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 伯恩·卡爾·厄佩爾特;布萊福特·丁·法克特
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/367
• 分類號: H01L23/367;H01L21/50;H01L21/48
• 代理公司: 北京同立鈞成知識產權代理有限公司
• 代理人: 劉 芳

技術領域

本發明涉及一種晶片封裝結構、封裝結構及其制程，且特別是有關于一種晶片級封裝結構及其制作方法。

背景技術

隨著晶片體積縮小、電子元件的運行速度增加以及封裝密度增加，半導體封裝所產生的熱能大幅增加。為增進封裝結構的散熱能力，一般都是采用一散熱片或是一散熱器來協助晶片散熱。

以現有的球格狀陣列封裝(ball?grid?array，BGA)結構為例，一散熱器配置于晶片上，并通過一粘性材料粘著至基板。然而，將散熱器一對一地配置于晶片上既費時又費力。

為符合不同封裝結構的特性需求，已發展出多種不同的封裝技術，其中一種發展良好的封裝技術為晶片級封裝(chip?scale?package，CSP)技術。前述晶片級封裝技術可降低封裝結構的尺寸，使其僅略微大于原本的晶片尺寸。并且，由于晶片級封裝結構相當緊密，因此散熱問題又更加重要。

發明內容

本發明提出一種具有散熱器陣列的封裝結構，其利用由晶片上彼此相連的散熱器單元所構成的一陣列或一網狀物來協助封裝結構散熱。

本發明另提出一種封裝制程，以制作散熱性質良好的晶片級封裝結構。利用散熱器陣列，可簡化封裝制程中散熱器的設置與貼附，并可使其較不費力。再者，本發明的封裝制程與現有的封裝制程和/或封裝設備相容。

本發明提出一種晶片級封裝結構包括一基板單元、一晶片、一散熱器、一封裝膠體以及至少一焊球?；鍐卧哂幸话惭b面與一背面。晶片安裝于基板單元的安裝面上。散熱器配置于晶片上，且一接合膜配置于散熱器與晶片之間，其中散熱器具有一本體部、一延伸部與一傾斜部，本體部位于晶片頂部并貼附至晶片，延伸部貼附至基板單元，傾斜部連接本體部與延伸部。封裝膠體覆蓋散熱器，并填充于散熱器、晶片與基板單元之間，其中散熱器的延伸部的一端暴露于封裝膠體外，且封裝膠體的一側壁與基板單元的一側壁切齊。焊球配置于基板單元的背面。

在本發明的一實施例中，晶片通過配置于晶片與基板單元之間的多個凸塊電性連接至基板單元。

在本發明的一實施例中，晶片級封裝結構還包括一底膠，其配置于晶片與基板單元之間，并包覆凸塊。

在本發明的一實施例中，散熱器的本體部的一頂面暴露于封裝膠體外。

在本發明的一實施例中，散熱器的本體部通過配置于其與晶片之間的一接合膜貼覆至晶片。

在本發明的一實施例中，接合膜包括一導線上薄膜(film-over-wire，FOW)。

在本發明的一實施例中，封裝膠體還包括導熱填充物。

本發明提出一種封裝制程如下所述。首先，提供一基板，其中基板包括多個基板單元。接著，安裝多個晶片至基板的基板單元，其中每一基板單元安裝有至少一晶片。然后，設置并貼附一散熱器陣列至晶片上，并使散熱器陣列位于基板上，其中散熱器陣列包括多個彼此相連的散熱器單元，每一散熱器單元對應一晶片。之后，在基板上形成一封裝膠體，以覆蓋散熱器陣列、晶片與基板單元。接著，在基板的一背面形成多個焊球。然后，切割封裝膠體、散熱器陣列與基板以形成多個封裝單元，其中各封裝單元包括一部份的封裝膠體、一散熱器單元、一晶片、一基板單元與一焊球。

在本發明的一實施例中，設置并貼附散熱器陣列的步驟還包括在散熱器陣列的一內表面上形成一接合膜。

本發明提出一種封裝結構包括一基板、多個晶片、一散熱器陣列、一封裝膠體以及多個焊球?；寰哂卸鄠€基板單元。各基板單元安裝有至少一晶片。散熱器陣列配置于基板上并覆蓋晶片，其中散熱器陣列包括多個彼此相連的散熱器單元，各散熱器單元對應一晶片，各散熱器單元具有一本體部、一延伸部與一傾斜部，本體部位于晶片頂部并貼附至晶片，延伸部貼附至基板單元，傾斜部連接本體部與延伸部。封裝膠體覆蓋基板與散熱器陣列，并填充于散熱器陣列、晶片與基板之間。焊球配置于基板的一背面。

綜上所述，由于本發明采用散熱器陣列，故本發明可通過較為簡易的步驟，提升封裝結構的散熱功效。此外，可使封裝結構的可靠度與產品良率增加。

為讓本發明的上述和其他特征和優點能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1A為本發明一實施例的封裝結構的俯視圖。

圖1B為本發明一實施例的散熱器陣列的局部示意圖。

圖2A～2E為本發明一實施例的晶片級封裝制程的剖面圖。

圖2F為本發明一實施例的切單后的晶片級封裝結構的剖面圖。

圖2G為本發明另一實施例的切單后的晶片級封裝結構的剖面圖。