[發(fā)明專利]半導體存儲裝置

無效

• 申請?zhí)枺?/td>: 200910164655.1
• 申請日: 2009-07-27
• 公開（公告）號: CN101640062A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設計）人: 持田禮司;富田泰弘;河野和幸;春山星秀;中山雅義
• 申請（專利權）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: G11C7/12
• 分類號: G11C7/12;H03K5/13
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發(fā)明涉及一種半導體存儲裝置，特別是涉及EEPROM(ElectricallyErasable?Programmable?Read?Only?Memory)等非易失性存儲器。

背景技術

在EEPROM中，能通過電信號刪除及改寫存儲單元的存儲內(nèi)容。具體地說，激活連接存儲單元的柵極的字線并選擇存儲單元，根據(jù)數(shù)據(jù)寫入該存儲單元的漏極的控制信號施加規(guī)定的電壓，并且根據(jù)程序控制信號將源極變?yōu)榻拥貭顟B(tài)或浮動(floating)狀態(tài)。若存儲單元的源極為接地狀態(tài)，則向存儲單元注入熱電子，其結果為寫入L數(shù)據(jù)。另一方面，若存儲單元的源極為浮動狀態(tài)，則產(chǎn)生隧道(tunnel)電流，其結果為寫入H數(shù)據(jù)。

若急劇提升存儲單元的漏極電壓，則在與該存儲單元和字線共用的其他的存儲單元中流過過渡性電流。因此，存在向未選擇的存儲單元注入熱電子，從而閾值(threshold)電壓上升，結果誤寫入L數(shù)據(jù)的問題。因此，設置了一種緩慢提升存儲單元的漏極電壓的漏極電壓產(chǎn)生電路(例如，參照專利文獻1)。

專利文獻1：特開2000-11668號公報

在以往的漏極電壓產(chǎn)生電路中，為了充分確保存儲單元的漏極電壓的上升時間，需要減小輸出該電壓的晶體管的電流能力。但是，若降低電流能力，則會產(chǎn)生電壓下降，存在不能向存儲單元的漏極提供足夠大的漏極電壓的問題。另外，由于以往的漏極電壓產(chǎn)生電路構成為：除數(shù)據(jù)寫入時以外，對接地節(jié)點釋放所述晶體管的柵極所提供的電壓，因此存在消耗功率大的問題。

發(fā)明內(nèi)容

鑒于所述問題，本發(fā)明的課題在于提供一種對于通過電信號能刪除和改寫存儲單元的存儲內(nèi)容的讀取專用的半導體存儲裝置而言，能充分確保存儲單元的漏極電壓的上升時間，低消耗功率，并能向存儲單元提供足夠大的漏極電壓。

用于解決所述課題采取了以下的方案。即，一種通過電信號能刪除及改寫存儲單元的存儲內(nèi)容的讀取專用的半導體存儲裝置，其特征在于，該半導體存儲裝置具備根據(jù)數(shù)據(jù)寫入控制信號生產(chǎn)向所述存儲單元的漏極應提供的電壓的漏極電壓產(chǎn)生電路。該漏極電壓產(chǎn)生電路具有：連接在第一電源電壓與該漏極電壓產(chǎn)生電路的輸出端之間的第一開關元件；與第一開關元件并聯(lián)連接，且比第一開關元件電流能力小的第二開關元件；和根據(jù)數(shù)據(jù)寫入控制信號，在第二開關元件導通之后，導通第一開關元件的控制電路。

因此，漏極電壓產(chǎn)生電路的輸出電壓僅在電流能力小的第二開關元件導通期間緩慢上升，其后，由于電流能力大的第一開關元件導通所以能上升到足夠大。因此，能充分確保存儲單元的漏極電壓的上升時間，能對存儲單元提供充分大的漏極電壓。另外，為了在數(shù)據(jù)寫入時以外使第一及第二開關元件斷開，因此電流不會流入地線中，能降低消耗功率。

優(yōu)選漏極電壓產(chǎn)生電路具有延遲由控制電路輸出的控制信號并向第二開關元件傳達的延遲電路。因此，能調(diào)整漏極電壓產(chǎn)生電路的輸出電壓的上升時間。

基于本發(fā)明，能充分確保存儲單元的漏極電壓的上升時間，以低消耗功率能向存儲單元提供足夠大的漏極電壓。因此，能降低EEPROM等的消耗功率，還能提高數(shù)據(jù)寫入的可靠性。

附圖說明

圖1是本發(fā)明的一個實施方式的半導體存儲裝置的結構圖。

圖2是圖1的漏極電壓產(chǎn)生電路的動作波形圖。

圖3是漏極電壓產(chǎn)生電路的一個變形例的結構圖。

圖4是圖3的漏極電壓產(chǎn)生電路的動作波形圖。

圖5是漏極電壓產(chǎn)生電路的另一變形例的結構圖。

圖6是漏極電壓產(chǎn)生電路的另一變形例的結構圖。

圖7是控制電路的一個例子的結構圖。

圖8是控制電路的另一例子的結構圖。

圖9是控制電路內(nèi)的延遲電路的一個例子的結構圖。

圖10是控制電路內(nèi)的延遲電路的另一例子的結構圖。

圖中：11-存儲單元，50-漏極電壓產(chǎn)生電路，51-晶體管(第一開關元件)，52-晶體管(第二開關元件)，53-控制電路，53’-控制電路，54-逆變器(inverter)電路(延遲電路)，55-電阻元件(延遲電路)，56-電容元件(延遲電路)，531-延遲電路(第二延遲電路)，532-電平移位器(shift)(第一電平移位器)，533-電平移位器(第一電平移位器)，5311-逆變器電路(第二延遲電路)，5312-電容元件(第二延遲電路)。

具體實施方式