[發(fā)明專利]半導體存儲裝置

無效

• 申請?zhí)枺?/td>: 200910164655.1
• 申請日: 2009-07-27
• 公開（公告）號: CN101640062A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設計）人: 持田禮司;富田泰弘;河野和幸;春山星秀;中山雅義
• 申請（專利權）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: G11C7/12
• 分類號: G11C7/12;H03K5/13
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

1.一種半導體存儲裝置，是通過電信號能刪除和改寫存儲單元的存儲內容的讀取專用的半導體存儲裝置，其特征在于，

該半導體存儲裝置具備漏極電壓產(chǎn)生電路，該漏極電壓產(chǎn)生電路根據(jù)數(shù)據(jù)寫入控制信號生成向所述存儲單元的漏極應提供的電壓，

所述漏極電壓產(chǎn)生電路具有：

第一開關元件，其連接在第一電源電壓與該漏極電壓產(chǎn)生電路的輸出端之間；

第二開關元件，其與所述第一開關元件并聯(lián)連接，比所述第一開關元件電流能力小；和

控制電路，其根據(jù)所述數(shù)據(jù)寫入控制信號，在導通所述第二開關元件之后，導通所述第一開關元件。

2.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于，

所述漏極電壓產(chǎn)生電路具有延遲電路，其使由所述控制電路輸出的控制信號延遲傳達到所述第二開關元件。

3.根據(jù)權利要求2所述的半導體存儲裝置，其特征在于，

所述延遲電路是逆變器電路。

4.根據(jù)權利要求2所述的半導體存儲裝置，其特征在于，

所述延遲電路是電阻元件、或電容元件、或電阻元件和電容元件的組合。

5.根據(jù)權利要求2所述的半導體存儲裝置，其特征在于，

所述延遲電路具有：

逆變器電路；和

與所述逆變器電路的輸出連接的電阻元件、或電容元件、或電阻元件和電容元件的組合。

6.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于，

所述控制電路具有：

第二延遲電路，其使輸入的所述數(shù)據(jù)寫入控制信號延遲輸出；

第一電平移位器，其將所述第二延遲電路的輸出電平移位至所述第一電源電壓，并作為所述第一開關元件的控制信號輸出；和

第二電平移位器，其將輸入的所述數(shù)據(jù)寫入控制信號電平移位至所述第一電源電壓，并作為所述第二開關元件的控制信號輸出。

7.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于，

所述控制電路具有：

第一電平移位器，其將輸入的所述數(shù)據(jù)寫入控制信號電平移位至所述第一電源電壓；

第二電平移位器，其將輸入的所述數(shù)據(jù)寫入控制信號電平移位至所述第一電源電壓，并作為所述第二開關元件的控制信號輸出；和

第二延遲電路，其使所述第一電平移位器的輸出延遲，并作為所述第一開關元件的控制信號輸出。

8.根據(jù)權利要求6或7所述的半導體存儲裝置，其特征在于，

所述第二延遲電路是多級逆變器電路。

9.根據(jù)權利要求6或7所述的半導體存儲裝置，其特征在于，

所述第二延遲電路具有逆變器電路及連接在所述逆變器電路的輸出的電容元件。

10.根據(jù)權利要求6所述的半導體存儲裝置，其特征在于，

所述第二延遲電路利用比所述第一電源電壓低的第二電源電壓進行動作。