[發明專利]半導體器件及其制造方法

有效

• 申請號: 200910164468.3
• 申請日: 2009-07-28
• 公開（公告）號: CN101651104A
• 公開（公告）日: 2010-02-17
• 發明（設計）人: 北島裕一郎;吉野英生
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 朱海煜;王丹昕

技術領域

本發明涉及包括具有LOCOS(硅的局部氧化)偏置以用于高電 壓工作的場效應晶體管的半導體器件，并涉及該半導體器件的制造方 法。

背景技術

來自用于集成電路(IC)市場的新近需求，如控制供電電壓以 獲得恒定電壓的電壓調節器和開關調節器，已經變得多樣化，正尋求 例如即使在50V或更高的電壓范圍下也有能力確保安全操作的IC。 當在用于高電壓操作的IC中使用場效應晶體管(在下文中稱作MOS (金屬氧化物半導體)晶體管)時，已知有具有LOCOS偏置漏極結 構的MOS晶體管作為用于高電壓操作的傳統平面式MOS晶體管的示 例。

圖3A至3C示出用于LOCOS偏置MOS晶體管的制造方法。如 在圖3A中所示，犧牲氧化物膜22和氮化物膜21沉積在P-型硅襯底 上，采用光阻劑作為掩模來選擇性地移除該氮化物膜21，其被圖案化 以具有用于其目標區域的開口，并且N-型偏置擴散層31通過離子注 入法形成。下一步如在圖3B中所示，使用氮化物膜21作為圖案，通 過例如濕式氧化法選擇性地形成LOCOS氧化物膜23。接著，移除該 氮化物膜21和該犧牲氧化物膜22以形成柵極氧化物膜24，并且，例 如，多晶硅膜沉積在該柵極氧化物膜24上。采用光阻劑作為掩模來 移除該多晶硅膜，其被圖案化以具有用于其目標區域的開口，由此形 成柵電極25。N-型漏極擴散層34和N-型源極擴散層35通過采用光 阻劑作為掩模的離子注入法形成，其被圖案化以具有用于其目標區域 的開口，由此獲得圖3C的結構。

根據圖3C中所示的傳統結構，通過適宜地設定該LOCOS氧化物 膜23的厚度和該偏置擴散層31的濃度，可以增強該柵電極和該漏極 擴散層之間的電場弛豫以獲得高電壓操作。然而，在該偏置擴散層31 和該漏極擴散層34之間的結合部中，因為制造過程期間引起的該 LOCOS氧化物膜23和該氮化物膜21的厚度波動，該偏置擴散層31 未能充分地覆蓋該漏極擴散層34的下邊緣34a，導致不足以弛豫該漏 極擴散層34的下邊緣34a上的電場集中的結構。例如，當該偏置擴散 層31的濃度設定的足夠高并且該偏置擴散層31擴散達至該漏極擴散 層34的下邊緣34a，耗盡層不能自該偏置擴散層31延伸，以致于該 柵電極和該漏極擴散層之間的電場增強，變成在相對低電壓引起雪崩 擊穿的因素。在這樣的在50V操作的高電壓操作元件的器件設計中， 采用以上提及的結構變得困難。

針對以上描述該問題的對策公布于JP?06-29313?A中，建議一種 方法，在該方法中在LOCOS偏置MOS晶體管的偏置部分中形成溝槽， 偏置擴散層形成在其中，并且LOCOS氧化物膜填充該溝槽，借此該 偏置擴散覆蓋高摻雜漏極層的電場集中區域。

根據公開于JP?06-29313?A中的該MOS晶體管的結構，該偏置擴 散層的有效寬度增加，借此電阻部件增加以降低該MOS晶體管的可 操縱性。進一步地，該LOCOS氧化物膜所埋入的凹口部具有朝向底 部張開的形狀。因此，該偏置擴散層還具有朝向底部張開的結構，并 且該擴散層的結構形成為還沿該MOS晶體管的溝道方向延伸。因此， 為了阻止由于穿通現象的泄漏電流，設定較長的該MOS晶體管的柵 極長度是必要的，該穿通現象是當對漏電極提供高電壓時使漏極偏置 擴散層和襯底之間產生的耗盡層與源極擴散層側的耗盡層相接觸而 發生。這個情形在其中該漏電極和源電極兩個都需要以具有高耐受電 壓的實例中是明顯特別的，其由于尺寸的增加顯著地影響它的制造成 本。

綜合以上，根據該傳統結構，該柵電極和漏電極之間的耐受電壓 由于在形成用于偏置區域的凹口部期間和形成填充該凹口部的 LOCOS氧化物膜期間的制造波動而變化。例如，如果由于該制造波 動而形成更深的凹口部并且該LOCOS氧化物膜生長得更薄，該偏置 擴散層的溝道端部具有帶銳角轉角的形狀，以致于因為發生電場集中 而使耐受電壓極端地變差。因此，考慮到制造波動，關于以上提及結 構確保高電壓操作是極其困難的。

發明內容

為解決以上提及的問題，本發明采用如下手段。

(1)一種用于包括LOCOS偏置場效應晶體管的半導體器件的 制造方法，其包括：

在第一導電類型半導體襯底上形成犧牲氧化物膜；

在該犧牲氧化物膜上形成氮化物膜，并通過采用光阻劑的圖案僅 對該氮化膜的目標區域進行蝕刻；