[發明專利]集成電容

無效

• 申請號: 200910162083.3
• 申請日: 2009-08-11
• 公開（公告）號: CN101661932A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 鄭道;陳文淋
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/92;H01L23/528
• 代理公司: 北京萬慧達知識產權代理有限公司
• 代理人: 葛 強;張一軍

技術領域

本發明大體是有關于集成電路領域，更具體地，本發明是關于一種具有改善層內電容(intra-layer?capacitance)的集成電路中的集成電容(integrated?capacitor)。

背景技術

如今，電容是集成電路裝置中的重要元件。隨著裝置越來越小而電路密度越來越大，期望電容在維持電容等級時在電路上占據較少面積。

對于平行板電容(parallel?plate?capacitor)的電容值C，由下列公式估算：

C＝k(A/d)

其中A是金屬板的面積，其由金屬板的長度乘寬度來計算，d是金屬板之間的距離，而k是一個常數，其包含金屬板之間區域的介電常數(dielectric?constant)。

現有技術揭露一種基于單一金屬層上的金屬線之間層內電容性(intra-layer?capacitive)耦接的電容，而非基于兩個分離金屬層之間的層間電容性(interlayer?capacitive)耦接的電容。上述電容包含第一金屬層，其具有多個第一線，每一第一線具有兩端與一長度；第一連接電極耦接至每一第一線的一端，每一第一線相互電絕緣，僅與第一連接電極相連；具有兩端及一長度的多個第二線排列為使得多個第一線與多個第二線彼此交錯(interdigitate)；以及第二連接電極，耦接每一第二線的一端，每一第二線彼此電絕緣，僅與第二連接電極相連。

發明內容

為了解決電容占據較多電路面積的技術問題，本發明提供一種新的集成電容。

本發明提供本發明提供一種集成電容，包含：第一梳形金屬結構；第二梳形金屬結構，與第一梳形金屬結構交錯；以及曲形金屬結構，設置于第一梳形金屬結構與第二梳形金屬結構之間的空間內。

本發明另提供一種集成電容，包含：柵欄形的外金屬結構，包圍內金屬結構以及介電層，上述介電層位于外金屬結構與內金屬結構之間。

本發明另提供一種集成電容，包含：第一對鑰匙形金屬結構與第二對鑰匙形金屬結構，其中第一對鑰匙形金屬結構與第二對鑰匙形金屬結構相互嚙合；以及介電層，位于第一對鑰匙形金屬結構與第二對鑰匙形金屬結構之間。

本發明的集成電容因其特別結構，能夠占據較少電路面積且維持電容等級。

附圖說明

圖1顯示根據本發明的第一實施方式的集成電容的部分上視圖。

圖2顯示根據本發明的第二實施方式的集成電容的上視圖。

圖3顯示根據本發明的第三實施方式的集成電容的上視圖。

具體實施方式

在說明書及權利要求書當中使用了某些詞匯來稱呼特定的元件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權利要求書并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。

本發明關于具有改善層內電容的集成電容，其適用于模數轉換器，數模轉換器，交換式電容電路(switch?cap?circuits)或其它應用中。本發明的集成電容能完全勝任邏輯處理的需要。

為了容納更高封裝密度，現代集成電路芯片中的同一金屬層的金屬線之間的空間越來越小。傳統地，金屬線之間的金屬間距(metal?pitch)或最小間隔(minimum?spacing)比層間電介質(interlayer?dielectric)的厚度小。金屬層內每一金屬線電容性地耦接至同一金屬層內的相鄰金屬線。同一金屬層形成的不同金屬線之間的電容耦接被稱作層內電容(intra-layer?capacitance)。

圖1顯示根據本發明的第一實施方式的集成電容的部分上視圖。如圖1所示，集成電容1具有獨特的梳形-曲形(comb-meander)結構，其包含兩個相互交錯的梳形金屬結構10及12，以及曲形的金屬結構14，設置于梳形金屬結構10與12之間的空間中。介電層16位于梳形金屬結構10與12以及曲形的金屬結構14之間。

梳形金屬結構10包含連接電極102與多個垂直于連接電極102的指形電極104。同樣，梳形金屬結構12包含連接電極112與多個垂直于連接電極112的指形電極114。