[發明專利]顯示裝置和信號驅動器

有效

• 申請號: 200910161811.9
• 申請日: 2009-08-03
• 公開（公告）號: CN101640023A
• 公開（公告）日: 2010-02-03
• 發明（設計）人: 堀良彥
• 申請（專利權）人: 恩益禧電子股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 孫志湧;穆德駿

1.一種顯示裝置，包括：

顯示部分，所述顯示部分被構造為被連接至多個信號線組；

信號驅動器，所述信號驅動器被構造為被連接至所述多個信號線 組并且在單個水平時段中分別按時序將多個視頻數據組輸出至所述多 個信號線組，所述時序中的每一個時序從相鄰的時序移位預定時間； 以及

延遲控制電路，所述延遲控制電路被構造為在每個水平時段改變 所述預定時間并且將所述預定時間提供給所述信號驅動器，

所述信號驅動器包括：

延遲電路，所述延遲電路被構造為在所述單個水平時段中分別按 所述時序輸出所述多個視頻數據組，所述每個時序從相鄰的時序移位 所述預定時間；以及

驅動電路，所述驅動電路被構造為在所述單個水平時段中分別將 來自所述延遲電路的所述多個視頻數據組輸出至所述多個信號線組，

其中所述多個信號線組被分割成N個組，N是等于或者大于2的 整數，并且作為N個分割信號線組被連接至所述信號驅動器和所述顯 示部分，

其中所述信號驅動器進一步包括：

劃分電路，所述劃分電路被構造為將所述多個視頻數據組分割成 N個組以生成N個分割視頻數據組，

其中所述延遲電路包括：

N個延遲部分，所述N個延遲部分被構造為在所述單個水平時段 中分別按所述時序輸出所述N個分割視頻數據組，所述每個時序從相 鄰的時序移位所述預定時間，并且

其中所述驅動電路在所述單個水平時段中分別將來自所述N個延 遲部分的所述N個分割視頻數據組輸出至所述N個分割信號線組。

2.根據權利要求1所述的顯示裝置，其中所述驅動電路包括：

第一鎖存電路，所述第一鎖存電路被構造為存儲來自所述延遲電 路的所述多個視頻數據組，

第二鎖存電路，所述第二鎖存電路被構造為在所述單個水平時段 中存儲由所述第一鎖存電路存儲的所述多個視頻數據組，

數字模擬轉換器，所述數字模擬轉換器被構造為對由所述第二鎖 存電路存儲的所述多個視頻數據組執行數字模擬轉換，并且輸出與所 述多個視頻數據組相對應的多個輸出電壓組，以及

輸出放大器電路，所述輸出放大器電路被構造為分別將所述多個 輸出電壓組輸出至所述多個信號線組。

3.根據權利要求1所述的顯示裝置，其中所述信號驅動器進一步 包括：

接收電路，所述接收電路被構造為接收所述多個視頻數據組被串 行化成的顯示數據，以及

串并行轉換電路，所述串并行轉換電路被構造為對所述顯示數據 執行串并行轉換，并且輸出所述多個視頻數據組。

4.根據權利要求3所述的顯示裝置，進一步包括：

時序控制器，所述時序控制器被構造為將所述顯示數據發送到所 述信號驅動器。

5.根據權利要求1至4中的任何一項所述的顯示裝置，其中所述 延遲控制電路在第一水平時段中將第一預定時間作為所述預定時間提 供給所述信號驅動器，并且在緊接于所述第一水平時段之后的第二水 平時段中將不同于所述第一預定時間的第二預定時間作為所述預定時 間提供給所述信號驅動器。