[發(fā)明專利]移位寄存器及半導(dǎo)體顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200910160190.2
• 申請(qǐng)日: 2005-06-10
• 公開（公告）號(hào): CN101615430A
• 公開（公告）日: 2009-12-30
• 發(fā)明（設(shè)計(jì)）人: 納光明;安西彩
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社半導(dǎo)體能源研究所
• 主分類號(hào): G11C19/28
• 分類號(hào): G11C19/28;G09G3/20;G09G3/36
• 代理公司: 中國(guó)專利代理(香港)有限公司
• 代理人: 徐予紅

本申請(qǐng)為2006年12月14日提交的題為“移位寄存器及半導(dǎo)體 顯示裝置”的中國(guó)申請(qǐng)200580019501.3的分案申請(qǐng)。

技術(shù)領(lǐng)域

本發(fā)明涉及移位寄存器。本發(fā)明還涉及半導(dǎo)體顯示裝置，其包 括形成于與像素部分相同的基板上的移位寄存器。

背景技術(shù)

隨著由使用不昂貴的玻璃基板形成的有源矩陣半導(dǎo)體顯示裝 置中分辨率變得更高，用于安裝的像素部分的外圍區(qū)域(框架區(qū)域) 占據(jù)基板更大的面積，這阻止了裝置的尺寸縮小。因此，在安裝使 用單晶硅晶片形成的IC的方法中存在限制，由此在與像素部分相 同的玻璃基板上形成諸如信號(hào)線驅(qū)動(dòng)電路和掃描線驅(qū)動(dòng)電路的驅(qū) 動(dòng)電路，即面板上系統(tǒng)(System?on?Panel)的技術(shù)被認(rèn)為是重要的。

然而，薄膜晶體管具有更大的諸如閾值電壓的特性的變化，且 其開態(tài)電流小于單晶MOS晶體管。因此，和形成為IC的電路(外 部電路)相比，更高電源電壓被用于形成于與像素部分相同的基板 上的電路(內(nèi)部電路)，從而確保期望技術(shù)要求的工作。然而，從外 部電路輸入的例如時(shí)鐘信號(hào)CK的各種信號(hào)具有更小的約3V的幅 值，因?yàn)橥獠侩娐饭ぷ饔诒葍?nèi)部電路低的電源電壓。同時(shí)，除非信 號(hào)幅值約10V，否則內(nèi)部電路的正常工作不能得到保證。

以下專利文件1揭露了一種技術(shù)，在內(nèi)部電路中提供電平移動(dòng) 電路以放大從外部電路輸入的信號(hào)幅值，使得內(nèi)部電路可以正常工 作。

[專利文件1]

日本專利公開No.2000-339985(參考第3至6頁(yè))

發(fā)明內(nèi)容

對(duì)于如專利文件1所述在內(nèi)部電路中提供電平移動(dòng)電路以放 大從外部電路輸入的信號(hào)的情形，產(chǎn)生的問題為內(nèi)部電路占據(jù)更大 的面積，信號(hào)延遲且波形變圓。還可以放大外部電路中的信號(hào)且隨 后將該信號(hào)輸入到內(nèi)部電路。然而，當(dāng)電平移動(dòng)電路設(shè)于外部電路 內(nèi)以放大信號(hào)時(shí)，由于IC的元件數(shù)目增大，機(jī)殼需要形成更大尺 寸，這導(dǎo)致半導(dǎo)體顯示裝置成本增加。當(dāng)信號(hào)在外部電路中被放大 時(shí)，也需要向外部電路提供高的電源電壓，這導(dǎo)致功耗增大。

鑒于前述問題，本發(fā)明提供了可正常工作同時(shí)抑制信號(hào)延遲和 波形變圓的移位寄存器。此外，本發(fā)明提供了一種可正常操作內(nèi)部 電路同時(shí)抑制內(nèi)部電路的面積并抑制信號(hào)延遲和波形變圓的半導(dǎo) 體顯示裝置。另外，本發(fā)明提供了可正常操作內(nèi)部電路同時(shí)抑制機(jī) 殼尺寸以及成本和功耗增加的半導(dǎo)體顯示裝置。

按照本發(fā)明的一個(gè)方面，提供了一種移位寄存器，包括：分別 具有電路的多級(jí)觸發(fā)器電路，所述電路包括：第一晶體管；串聯(lián)電連 接到所述第一晶體管的第二晶體管；第二電路，所述第二電路包括第 三晶體管和第四晶體管；以及第三電路，所述第三電路包括第五晶體 管和開關(guān)元件，其中所述第一晶體管的源極和漏極的其中之一電連接 到所述第二晶體管的源極和漏極的其中之一；其中所述第一晶體管的 源極和漏極的所述其中之一電連接到所述電路的第一端子；其中所述 第一晶體管的源極和漏極中的另外一個(gè)電連接到第一線路VDD；其中 所述第四晶體管的源極和漏極的其中之一電連接到所述第一線路 VDD；其中所述第二晶體管的源極和漏極中的另外一個(gè)電連接到第二 線路VSS；其中所述第五晶體管的源極和漏極的其中之一電連接到所 述第二線路VSS；其中所述第三晶體管的柵極電連接到所述第四晶體 管的柵極；其中所述第三晶體管的柵極電連接到第二端子；其中所述 開關(guān)元件的輸入端子被輸入時(shí)鐘信號(hào)；其中所述開關(guān)元件的輸出端子 電連接到所述第二晶體管的柵極；其中所述第五晶體管的源極和漏極 中的另外一個(gè)電連接到所述第二晶體管的柵極；其中所述第三晶體管 的源極和漏極的其中之一電連接到第三端子；其中所述第三晶體管的 源極和漏極中的另外一個(gè)電連接到所述第一晶體管的柵極；以及其中 所述第四晶體管的源極和漏極中的另外一個(gè)電連接到所述第一晶體 管的柵極；其特征在于，所述第五晶體管的柵極電連接到第四端子； 以及所述開關(guān)元件的第二控制端子電連接到第五端子，以及所述開關(guān) 元件的第一控制端子電連接到第四端子，其中所述第二端子連接到前 一級(jí)的觸發(fā)器電路中的所述電路的輸出端子，所述第四端子連接到后 一級(jí)的觸發(fā)器電路的輸出端子。