[發明專利]封裝件及其制造方法

有效

• 申請號: 200910159289.0
• 申請日: 2009-08-06
• 公開（公告）號: CN101714532A
• 公開（公告）日: 2010-05-26
• 發明（設計）人: 金炯魯
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/12;H01L21/50
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明是有關于一種封裝件及其制造方法，且特別是有關于一種裸露出芯片承座的封裝件及其制造方法。

背景技術

現今的電子產品功能愈來愈強大，相對的用電量也增加。用電量一增加，電子產品內的電子組件的負荷也就愈重，也因此造成更多熱量的產生。因此，電子組件的散熱性也愈來愈受重視。

電子組件，例如是封裝件，多是把芯片完全地包覆在封膠內。這樣的封裝方式不用質疑地對散熱是一大障礙。雖然，有些封裝件以加裝散熱片的方式來增加散熱量，但是封裝件的散熱能力是永遠不會被滿足的。因此，如何提升封裝件的散熱性是產業發展的重點之一。

發明內容

本發明是有關于一種封裝件及其制造方法，經由芯片承座突出于封膠的底面的方式，增加芯片承座與封裝件的外部的接觸面積。因此，提升了封裝件的散熱性。

根據本發明的一方面，提出一種封裝件。封裝件包括一導電層、一芯片、數個第一焊墊、數條焊線及一封膠。導電層具有一芯片承座(Die?Pad)且包括數條走線。每一走線的路徑實質上平行于芯片承座的一承座面，每一走線具有一走線上表面及一走線下表面。芯片設置于承座面上，芯片具有數個接墊。第一焊墊對應地形成于走線上表面。焊線電性連接接墊與第一焊墊。封膠包覆導電層、第一焊墊、芯片及焊線，并裸露導電層的下表面。其中，導電層突出于封膠的底面。

根據本發明的另一方面，提出一種封裝件的制造方法。制造方法包括以下步驟。提供一載體(carrier)。形成一線路圖案層于載體的一載體上表面。形成一導電層于載體上表面，導電層與線路圖案層互補，導電層具有一芯片承座且包括數條走線，每一走線的路徑實質上平行于芯片承座的一承座面，每一走線具有一走線上表面及一走線下表面。對應地形成數個第一焊墊于走線上表面。設置一芯片于承座面上，芯片具有數個接墊。以數條焊線電性連接接墊與第一焊墊。以一封膠包覆導電層、第一焊墊、芯片及焊線。移除載體與線路圖案層，以裸露出導電層的下表面，而導電層突出于封膠的底面。

為讓本發明的上述內容能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1繪示依照本發明第一實施例的封裝件的制造方法的流程圖。

圖2繪示第一實施例的載體的剖切圖。

圖3A繪示第一實施例形成有線路圖案層的載體的剖切圖。

圖3B繪示圖3A的形成有線路圖案層的載體的俯視圖。

圖4A至4C繪示圖3A的線路圖案層的形成示意圖。

圖5繪示第一實施例形成有有機薄膜的載體的剖切圖。

圖6繪示第一實施例形成有第二焊墊的載體的剖切圖。

圖7繪示第一實施例形成有導電層的載體的剖切圖。

圖8繪示第一實施例形成有第一焊墊的載體的剖切圖。

圖9繪示第一實施例形成有第一絕緣層的載體的剖切圖。

圖10繪示第一實施例形成有芯片的載體的剖切圖。

圖11繪示第一實施例形成有焊線的載體的剖切圖。

圖12繪示第一實施例形成有封膠的載體的剖切圖。

圖13繪示圖12的載體及線路圖案層被移除后的剖切圖。

圖14繪示第一實施例形成有第二絕緣層的載體的剖切圖。

圖15繪示圖14的封裝件252的底視圖。

圖16繪示依照本發明第二實施例的封裝件的制造方法的流程圖。

圖17A至17I繪示圖16的各步驟示意圖。

主要組件符號說明

202：載體

204：線路圖案層

206：載體上表面

208、308：導電層

210、310：芯片承座

212、312：走線

214、314：承座面

216、316：走線上表面

218、318：走線下表面

220、320：第一焊墊

222、322：芯片

224、324：接墊

226、326：焊線

228、328：封膠

230、330：導電層的下表面

232、332：封膠的底面

234：有機薄膜

236、244、336、344：鎳層

238、242、338、342：金層

240、340：第二焊墊

246：光阻層

248、348：第一絕緣層

250、350：第二絕緣層

252、352：封裝件

254：封裝件的四邊

256：空間

具體實施方式