[發明專利]光學微縮技術節點中的集成電路設計

有效

• 申請號: 200910150666.4
• 申請日: 2009-06-25
• 公開（公告）號: CN101620644A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 王中興;魯立忠;侯永清;張麗絲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬佑平;馬鐵良

技術領域

本發明涉及半導體技術，具體地說，涉及光學微縮技術節點中的集成電路設計。?

背景技術

半導體制造服務機構(例如，代工廠)提供標準技術節點的光學(或者光刻)微縮工藝，所謂的“半節點”工藝。光學微縮技術節點(“半節點”)工藝可包括具有在國際半導體技術路線圖(International?Technology?Roadmap?forSemiconductors)上的技術節點之間尺寸的工藝。典型光學微縮工藝的例子包括40，55，80，和110納米節點工藝，然而任何光學縮放比例因子也可以的。這些典型的光學微縮工藝分別是45，65，90，和130納米標準技術節點工藝的光學微縮。光學微縮工藝包括在沒有重新設計電路的情況下，為了適合更小的面積而減小電路或芯片尺寸的任何工藝。因此，光學微縮工藝的供應允許設計者改善集成電路的性能和減小集成電路的尺寸。還可以通過，例如，增加每個晶圓可利用的管芯的數量來降低成本。由于不需要在新節點中設計，光學微縮工藝的使用還能允許快速實現那些使用由標準(非光學微縮)節點提供的設計(例如，繪制)的益處。換言之，在標準節點中為集成電路(IC)所做的設計可用于在更小(微縮)技術節點(例如，半節點)中制造IC。?

然而，為了確保將使用光學微縮技術節點制造的電路的適當的可制造性和性能，集成電路的設計者需要進行各種動作。因此，設計者渴望為減少操作而提供的設計工藝和系統以在光學微縮工藝中提供電路。?

發明內容

在一個實施例中，本發明提供了一種設計電路的方法。該方法包括提供與設計相關的第一組設計數據。第一組設計數據在第一技術節點中。使用包括嵌?入的比例因子的模型仿真該設計。從仿真的設計中生成布圖。布圖可在第一技術節點尺寸中。用布圖生成第二組設計數據。第二組數據在第二技術節點中。第二技術節點是第一技術節點的光學微縮。在實施例中，第二組數據包括將在光掩膜上形成的圖案。?

本發明還提供了一種包括提供設計布圖的設計電路的方法。布圖在第一技術節點中。使用具有嵌入的比例因子的布圖參數提取(LPE)工具從第一技術節點中的布圖中提取參數。所提取的參數與第二技術節點中的布圖相關。?

本發明還提供了設計電路的方法的另一實施例。提供設計的布圖。布圖在第一節點中。使用具有嵌入的比例因子的技術文件從布圖中提取參數。所提取的參數與第二技術節點中的布圖相關。在實施例中，該提取使用RC提取技術文件。在實施例中，第二技術節點是第一技術節點的光學微縮。?

除了上面所論述的方法以外，還提供了包括嵌入的比例因子的、包括系統和計算機可讀介質的相似的實施例，例如在仿真模式中，提取技術文件和/或LPE(例如，LPE平臺)。?

所述方法還包含：使用與所述第二技術節點相關的工藝制造包括所述設計的器件。?

在所述方法中，所述布圖包括在所述第一技術節點中的尺寸。?

所述方法還包含：從所述布圖提取參數，其中所述提取包括使用具有第二嵌入的比例因子的技術文件提取參數。?

在所述方法中，所述嵌入的比例因子根據所述第一技術節點和所述第二技術節點設定。?

根據本發明的另一方面，提供了一種設計電路的方法，包含：提供設計的布圖，其中所述布圖是在第一技術節點中；以及使用具有嵌入的比例因子的電子設計分析(EDA)工具從在所述第一技術節點中的所述布圖提取參數，其中所提取的參數是與第二技術節點中的所述布圖相關的；在所述布圖上執行用于可制造性(DFM)分析的設計，其中DFM分析包括確定與所述布圖相關的可縮放和不可縮放參數，其中所述執行所述DFM分析包括用所述嵌入的比例因子乘以所述可縮放參數；將所述可縮放參數提供給DFM方程以產生最終的可縮放參數；以及用所述最終的可縮放參數除以所述嵌入的比例因子。?

在所述方法中，所述嵌入的比例因子根據所述第一技術節點和所述第二技術節點設定。?

在所述方法中，所述EDA工具是選自包括：SPICE仿真，LPE工具，RC提取工具，電遷移或電阻壓降(IR-drop)分析工具，功率(power)分析工具，時序(timing)分析工具，噪聲分析工具，和它們的組合成的組中的一種工具。?

所述方法還包含：將所述第一技術節點中的所述布圖轉化成所述第二技術?節點中的設計數據，其中所述設計數據提供將在襯底上制造的圖案。?