[發明專利]光學微縮技術節點中的集成電路設計

有效

• 申請號: 200910150666.4
• 申請日: 2009-06-25
• 公開（公告）號: CN101620644A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 王中興;魯立忠;侯永清;張麗絲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬佑平;馬鐵良

1.一種設計電路的方法，包含：

提供與設計相關的第一組設計數據，其中所述第一組設計數據是在第一技 術節點中；

使用所述第一組設計數據仿真所述設計，其中所述仿真包括具有嵌入的比 例因子的仿真模型；

從所述仿真的設計生成布圖；和

使用所述布圖生成第二組設計數據，其中所述第二組設計數據是在第二技 術節點中，在所述布圖上執行用于可制造性DFM分析的設計，其中DFM分 析包括確定與所述布圖相關的可縮放和不可縮放參數，其中執行所述DFM分 析包括用所述嵌入的比例因子乘以可縮放參數；將所述可縮放參數提供給 DFM方程以產生最終的可縮放參數；以及用所述最終的可縮放參數除以所述 嵌入的比例因子，并且其中所述第二技術節點是所述第一技術節點的光學微 縮。

2.根據權利要求1所述的方法，其中所述第二組設計數據定義將形成在 光掩膜上的圖案。

3.根據權利要求1所述的方法，其中所述第一組設計數據是網表。

4.根據權利要求1所述的方法，其中所述仿真模型是SPICE模型。

5.根據權利要求1所述的方法，還包含：使用與所述第二技術節點相關 的工藝制造包括所述設計的器件。

6.根據權利要求1所述的方法，其中所述布圖包括在所述第一技術節點 中的尺寸。

7.根據權利要求1所述的方法，還包含：

從所述布圖提取參數，其中所述提取包括使用具有第二嵌入的比例因子的 技術文件提取參數。

8.根據權利要求1所述的方法，其中所述嵌入的比例因子根據所述第一 技術節點和所述第二技術節點設定。

9.一種設計電路的方法，包含：

提供設計的布圖，其中所述布圖是在第一技術節點中；以及

使用具有嵌入的比例因子的電子設計分析EDA工具從在所述第一技術節 點中的所述布圖提取參數，其中所提取的參數是與第二技術節點中的所述布圖 相關的；

在所述布圖上執行用于可制造性DFM分析的設計，其中DFM分析包括 確定與所述布圖相關的可縮放和不可縮放參數，其中所述執行所述DFM分析 包括用所述嵌入的比例因子乘以所述可縮放參數；將所述可縮放參數提供給 DFM方程以產生最終的可縮放參數；以及用所述最終的可縮放參數除以所述 嵌入的比例因子。

10.根據權利要求9所述的方法，其中所述嵌入的比例因子根據所述第一 技術節點和所述第二技術節點設定。

11.根據權利要求9所述的方法，其中所述EDA工具是選自包括：SPICE 仿真，LPE工具，RC提取工具，電遷移或電阻壓降分析工具，功率分析工具， 時序分析工具，噪聲分析工具，和它們的組合成的組中的一種工具。

12.根據權利要求9所述的方法，還包含：

將所述第一技術節點中的所述布圖轉化成所述第二技術節點中的設計數 據，其中所述設計數據提供將在襯底上制造的圖案。

13.一種制造半導體集成電路的方法，包含：

將與技術節點相對應的電子設計分析EDA工具提供給客戶，其中所述 EDA工具包括至少一個包括嵌入的比例因子的仿真工具，其中所述比例因子 提供從第一技術節點到第二技術節點的光學微縮；和

接收來自客戶的布圖，其中使用所述EDA工具提供所述布圖，在所述布 圖上執行用于可制造性DFM分析的設計，其中DFM分析包括確定與所述布 圖相關的可縮放和不可縮放參數，其中所述執行所述DFM分析包括用所述嵌 入的比例因子乘以所述可縮放參數；將所述可縮放參數提供給DFM方程以產 生最終的可縮放參數；以及用所述最終的可縮放參數除以所述嵌入的比例因 子。

14.根據權利要求13所述的方法，其中所述仿真工具包括SPICE仿真， LPE仿真和RC提取工具中的至少一個。

15.根據權利要求13所述的方法，其中所述嵌入的比例因子根據所述第 一技術節點和所述第二技術節點設定。