[發(fā)明專(zhuān)利]檢測(cè)結(jié)構(gòu)與線(xiàn)上晶片監(jiān)測(cè)方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910150312.X
• 申請(qǐng)日: 2009-06-23
• 公開(kāi)（公告）號(hào): CN101930905A
• 公開(kāi)（公告）日: 2010-12-29
• 發(fā)明（設(shè)計(jì)）人: 周玲君;陳銘聰;曹博昭;劉喜華;雷舜誠(chéng);林明邑
• 申請(qǐng)（專(zhuān)利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類(lèi)號(hào): H01L21/00
• 分類(lèi)號(hào): H01L21/00;H01L23/544;G01N23/20;G01R31/02
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 彭久云

技術(shù)領(lǐng)域

本發(fā)明涉及一種檢測(cè)結(jié)構(gòu)與線(xiàn)上晶片監(jiān)測(cè)方法，且特別是涉及一種用于電子束檢測(cè)(electron?beam?inspection，EBI)系統(tǒng)的檢測(cè)結(jié)構(gòu)與線(xiàn)上晶片監(jiān)測(cè)方法。

背景技術(shù)

隨著半導(dǎo)體工藝技術(shù)的快速發(fā)展，對(duì)于電路和元件集成度的要求也日漸提升，而于工藝中所產(chǎn)生的極微小的缺陷就成為影響集成電路品質(zhì)的關(guān)鍵。現(xiàn)今元件在極為緊密的設(shè)計(jì)下，各元件摻雜區(qū)上的接觸窗與柵極字線(xiàn)之間距離也相對(duì)降低許多。若在工藝中發(fā)生如光刻工藝的對(duì)準(zhǔn)失誤(mis-alignment)等誤差，會(huì)造成接觸窗形成的位置有些許偏差，極容易因此引發(fā)摻雜區(qū)接觸窗插塞與多晶硅柵極之間的短路。近年來(lái)，用來(lái)檢測(cè)工藝中所產(chǎn)生缺陷的缺陷檢測(cè)，已成為工藝中的不可或缺的標(biāo)準(zhǔn)步驟。舉例來(lái)說(shuō)，電子束檢測(cè)(EBI)系統(tǒng)即是用來(lái)檢測(cè)元件的電路狀況。

圖1是以電子束檢測(cè)系統(tǒng)對(duì)已知的NMOS元件進(jìn)行檢測(cè)的俯視示意圖。一般而言，在電子束檢測(cè)系統(tǒng)所呈現(xiàn)的影像中，P型摻雜區(qū)上的接觸窗插塞會(huì)以亮點(diǎn)(bright)顯示，N型摻雜區(qū)上的接觸窗插塞則會(huì)以暗點(diǎn)(dark)顯示。以PMOS為例，摻雜區(qū)接觸窗插塞與多晶硅間的短路可以很容易從亮點(diǎn)來(lái)判斷。然而，如圖1所示，在NMOS中，N型摻雜區(qū)104上的接觸窗插塞108、108’與柵極102上的接觸窗插塞106則由于同為暗點(diǎn)。即使接觸窗插塞108’與柵極102相接觸產(chǎn)生短路，接觸窗插塞108’仍呈現(xiàn)出暗點(diǎn)。因此無(wú)法通過(guò)電子束檢測(cè)系統(tǒng)來(lái)判斷摻雜區(qū)上的接觸窗插塞108是否與多晶硅柵極102產(chǎn)生短路。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種線(xiàn)上晶片監(jiān)測(cè)方法，可以利用電子束檢測(cè)系統(tǒng)進(jìn)行即時(shí)檢測(cè)，以檢視元件的電路缺陷。

本發(fā)明另提供一種檢測(cè)結(jié)構(gòu)，可以在一般元件工藝中同時(shí)形成。

本發(fā)明提出一種線(xiàn)上晶片監(jiān)測(cè)方法。首先，提供晶片。接著，在晶片上形成至少一個(gè)檢測(cè)結(jié)構(gòu)。形成檢測(cè)結(jié)構(gòu)的步驟是先于晶片中形成分開(kāi)配置的N型井區(qū)與P型井區(qū)，再分別于N型井區(qū)上與P型井區(qū)上形成柵極，接著分別于各柵極兩側(cè)的N型井區(qū)中與P型井區(qū)中形成P型摻雜區(qū)，隨之再于各P型摻雜區(qū)上形成第一接觸窗插塞，且于各柵極上形成第二接觸窗插塞。之后，利用電子束檢測(cè)(EBI)系統(tǒng)進(jìn)行缺陷檢測(cè)，通過(guò)觀測(cè)第二接觸窗插塞以判斷第一接觸窗插塞與柵極是否發(fā)生短路。

在本發(fā)明的實(shí)施例中，還包括于晶片上形成至少一個(gè)元件結(jié)構(gòu)。檢測(cè)結(jié)構(gòu)與元件結(jié)構(gòu)例如是同時(shí)形成。元件結(jié)構(gòu)可以包括互補(bǔ)式金屬氧化物半導(dǎo)體。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)形成于晶片的切割道，例如是形成于曝光區(qū)(shot)與曝光區(qū)之間的切割道，或是形成于管芯(die)與管芯之間的切割道。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)形成于曝光區(qū)角落的測(cè)試鍵上。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)形成于晶片的曝光區(qū)中。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)形成于晶片的管芯中。

在本發(fā)明的實(shí)施例中，上述的晶片僅包括檢測(cè)結(jié)構(gòu)。

在本發(fā)明的實(shí)施例中，在利用上述的電子束檢測(cè)系統(tǒng)進(jìn)行缺陷檢測(cè)的步驟中，當(dāng)?shù)诙佑|窗插塞呈現(xiàn)亮點(diǎn)時(shí)，第一接觸窗插塞與柵極發(fā)生短路。

本發(fā)明提出一種檢測(cè)結(jié)構(gòu)，其配置于晶片上且適于以電子束檢測(cè)系統(tǒng)進(jìn)行檢測(cè)。檢測(cè)結(jié)構(gòu)包括分開(kāi)配置的第一區(qū)域與第二區(qū)域。第一區(qū)域包括P型井區(qū)、第一柵極、第一P型摻雜區(qū)、兩個(gè)第一接觸窗插塞。P型井區(qū)配置于晶片中。第一柵極配置于P型井區(qū)上。第一P型摻雜區(qū)配置于第一柵極兩側(cè)的P型井區(qū)中。第一接觸窗插塞分別配置于第一P型摻雜區(qū)上與第一柵極上。第二區(qū)域包括N型井區(qū)、第二柵極、第二P型摻雜區(qū)、兩個(gè)第二接觸窗插塞。N型井區(qū)配置于晶片中。第二柵極配置于N型井區(qū)上。第二P型摻雜區(qū)配置于第二柵極兩側(cè)的N型井區(qū)中。第二接觸窗插塞分別配置于第二P型摻雜區(qū)上與第二柵極上。

在本發(fā)明的實(shí)施例中，上述的第一區(qū)域的圖案密度大于第二區(qū)域的圖案密度。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)位于晶片的切割道，例如是位于曝光區(qū)與曝光區(qū)之間的切割道，或是位于管芯與管芯之間的切割道。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)位于曝光區(qū)角落的測(cè)試鍵上。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)位于晶片的曝光區(qū)中。

在本發(fā)明的實(shí)施例中，上述的檢測(cè)結(jié)構(gòu)位于晶片的管芯中。

在本發(fā)明的實(shí)施例中，上述的晶片上僅包括檢測(cè)結(jié)構(gòu)。

本發(fā)明的線(xiàn)上晶片監(jiān)測(cè)方法在形成檢測(cè)結(jié)構(gòu)的接觸窗插塞之后，使用電子束檢測(cè)系統(tǒng)進(jìn)行檢測(cè)，因此可以在線(xiàn)上作即時(shí)的缺陷分析，而不需將晶片取出。