[發(fā)明專利]半導體晶粒的接合方法

有效

• 申請?zhí)枺?/td>: 200910149028.0
• 申請日: 2009-06-11
• 公開（公告）號: CN101740414A
• 公開（公告）日: 2010-06-16
• 發(fā)明（設計）人: 余振華;邱文智;吳文進
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/66
• 代理公司: 北京中原華和知識產(chǎn)權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術領域

本發(fā)明涉及一種集成電路工藝，特別是涉及一種半導體晶粒的接合方法。

背景技術

隨著半導體技術的發(fā)展，半導體晶粒變得越來越小。然而，需要將更多的功能整合至半導體晶粒。因此，半導體晶粒需要在更小的范圍內(nèi)封裝更多的輸入輸出焊墊(I/O?pads)，使得輸入輸出焊墊在晶圓上分布的密度快速地增加。于是，半導體晶粒的封裝變得更加困難，也使得半導體晶粒的良率受到不好的影響。

封裝技術可以分為兩個種類。一種典型上是指晶圓級封裝(wafer?levelpackage，WLP)，其中晶圓上的晶粒在切割前便已經(jīng)完成封裝。晶圓級封裝有其優(yōu)點，例如較高的產(chǎn)量以及較低的成本花費。此外，所需要的底填充物以及封膜化合物也比較少。然而，晶圓級封裝亦有其缺點。如前面所提及，晶粒的尺寸變得越來越小，而傳統(tǒng)的晶圓級封裝僅能為扇入型封裝(fan-in?type?package)，因此每個晶粒的輸入輸出焊墊直接地被每個晶粒的大小所限制。由于晶粒大小的限制，輸入輸出焊墊的數(shù)量被輸入輸出焊墊限定的間距所限制。如果將輸入輸出焊墊的間距減小，以在一個晶粒上加入更多的輸入輸出焊墊，也許會發(fā)生橋接(solder?bridge)的狀況。此外，在固定球的尺寸的限制之下，錫球一定要有固定的大小，亦即限制被封裝到晶粒表面的錫球數(shù)量。

在另一種封裝技術中，晶粒在被封裝至另一晶圓之前，便已經(jīng)從晶圓上被切割下來，其中只有已知是好的晶片才會被封裝。本封裝技術的優(yōu)點在于可以形成扇出形封裝(fan-out?type?package)，亦即晶粒上的輸入輸出焊墊被重新分配在一個大于晶粒面積的區(qū)域，因此能夠增加封裝在晶粒表面的輸入輸出焊墊的數(shù)量。

請參閱圖1所示，晶粒對晶圓的接合包含介電質(zhì)對介電質(zhì)接合(dielectric-to-dielectric?bonding)，亦被稱為熔合接合(fusionbonding)，以及銅銅接合(copper-to-copper?bonding)。圖1繪示介電質(zhì)對介電質(zhì)接合，頂晶粒100接合至底晶粒200之上，其中底晶粒200可以是晶圓的一部份。頂晶粒100中的介電質(zhì)層102接合至底晶粒200的介電質(zhì)層202。頂晶粒100和底晶粒200有厚度變化，當頂晶粒100接合至底晶粒200之上時，頂晶粒100的一端可能被施加比起其他端較大的力量，因此被施加較小力量的一端可能沒有適當?shù)亟雍稀?/p>

請參閱圖2所示，同樣的狀況亦可能發(fā)生于銅銅接合。頂晶粒300經(jīng)由焊墊304及404之間的接合以接合至底晶粒400，其中焊墊304及404可能直接接觸，或是經(jīng)由一層非常薄的焊料接合。因為集成電路體積的縮減，介電質(zhì)層302與介電質(zhì)層402之間的間距G(gap)變得越來越小，而表面的總厚度變化(total?thickness?variation，TTV)變得越來越大，這使得施加接合力其均勻度的要求變得更為嚴格。當頂晶粒300接合至底晶粒400之上時，總厚度變化可能使得頂晶粒300與底晶粒400的一端變得較其他端為厚。因此，頂晶粒300的一端可能被施加較其他端為大的力量，使得被施加較小力量的一端可能沒有適當?shù)亟雍稀?!-- SIPO -->

傳統(tǒng)上，以上所提及的問題在頂晶粒接合至底晶圓之后，由執(zhí)行接觸后整平來解決。然而，這會導致額外的執(zhí)行步驟以及較長的執(zhí)行時間，使得產(chǎn)量下降。因此，本技術需要一個擁有較高產(chǎn)量的接合系統(tǒng)和方法。

由此可見，上述現(xiàn)有的接合方法在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。因此如何能創(chuàng)設一種新型的半導體晶粒的接合方法，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。

有鑒于上述現(xiàn)有的接合方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新型的半導體晶粒的接合方法，能夠改進一般現(xiàn)有的接合方法，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)過反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于，克服現(xiàn)有的接合方法存在的缺陷，而提供一種新型的半導體晶粒的接合方法，所要解決的技術問題是使其將晶粒接合至晶?；蚓A上時，有較大的產(chǎn)量以及更增進的可信賴度，非常適于實用。