[發明專利]參考緩沖電路

有效

• 申請號: 200910147900.8
• 申請日: 2009-06-17
• 公開（公告）號: CN101859159A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 廖介偉;張文華;徐哲祥
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G05F3/16
• 分類號: G05F3/16;G05F3/24
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 葛強;張一軍

技術領域

本發明有關于參考緩沖電路(reference?buffer?circuit)。

背景技術

在模擬電路應用中，尤其對于模數轉換器(Analog?To?Digital?Converter，ADC)，例如流水線ADC、快閃(Flash)ADC以及逐次逼近型(SAR)ADC，具有足夠驅動能力的參考緩沖電路是一個關鍵組件，以提供精確的參考電壓。隨著技術發展，電路設計所需電源電壓可比以往更低，因此，在保持驅動能力不變的前提下，實現具有較低電源電壓的參考緩沖電路，就日益成為挑戰。

圖1為根據現有技術的參考緩沖電路100的示意圖。參考緩沖電路100主要包含：緩沖級110以及驅動級120，而緩沖級110以及驅動級120均由電源電壓V_DD所驅動。緩沖級110可以提供第一驅動電壓以及第二驅動電壓，即高驅動電壓V_GH以及低驅動電壓V_GL，而高驅動電壓V_GH以及低驅動電壓V_GL分別根據第一輸入電壓以及第二輸入電壓而得到，即分別根據高輸入電壓V_inH以及低輸入電壓V_inL而得到。驅動級120可由高驅動電壓V_GH以及低驅動電壓V_GL所驅動，從而相應地輸出第一輸出電壓以及第二輸出電壓，即高輸出電壓V_outH以及低輸出電壓V_outL。特別地，緩沖級110包含第一緩沖晶體管以及第二緩沖晶體管，在此例中，第一緩沖晶體管以及第二緩沖晶體管分別為第一NMOS晶體管M1以及第一PMOS晶體管M2，其中第一NMOS晶體管M1的漏極耦接到電源電壓V_DD，而第一PMOS晶體管M2的漏極耦接到接地信號端。第一運算放大器OP1具有兩個輸入端以及一個輸出端。第一運算放大器OP1的第一輸入端(+)接收高輸入電壓V_inH，第一運算放大器OP1的第二輸入端(-)連接到第一NMOS晶體管M1的源極端，而第一運算放大器OP1的輸出端耦接到第一NMOS晶體管M1的柵極端以提供高驅動電壓V_GH。第二運算放大器OP2也具有兩個輸入端以及一個輸出端。第二運算放大器OP2的第一輸入端(+)接收低輸入電壓V_inL，第二運算放大器OP2的第二輸入端(-)連接到第一PMOS晶體管M2的源極端，第二運算放大器OP2的輸出端耦接到第一PMOS晶體管M2的柵極端以提供低驅動電壓V_GL(請注意，運算放大器的輸入端如圖所示，下文中不再標示+和-)?？蛇x擇地，可以將至少一個緩沖級電阻R_B耦接到第一NMOS晶體管M1的源極端以及第一PMOS晶體管M2的源極端之間，以產生電壓降。通過將高輸入電壓V_inH應用到第一運算放大器OP1上，第一運算放大器OP1就可以將第一NMOS晶體管M1的柵極電壓鎖定在高驅動電壓V_GH。相似地，通過將低輸入電壓V_inL應用到第二運算放大器OP2上，第二運算放大器OP2就可以將第一PMOS晶體管M2的柵極電壓鎖定在低驅動電壓V_GL。因此，驅動級120就可以使用高驅動電壓V_GH以及低驅動電壓V_GL驅動，從而精確地輸出高輸出電壓V_outH以及低輸出電壓V_outL。