[發明專利]靜電放電箝制電路

有效

• 申請號: 200910147052.0
• 申請日: 2009-06-08
• 公開（公告）號: CN101908759A
• 公開（公告）日: 2010-12-08
• 發明（設計）人: 梁詠智;葉致廷;陳世宏
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種保護電路，且特別涉及一種靜電放電的保護電路。

背景技術

隨著科技的進步，電子元件逐漸取代傳統機械元件。電子元件不論是在制造過程，或者是在實際使用中，常因為人體(或機器)接觸而使得人體內(或機器內)所累積的靜電發生靜電放電(electrostatic?discharge，ESD)。由于靜電放電產生的電壓遠高于電子元件的可承受電壓，所以會導致電子元件的功能受損，甚至產生永久性的破壞。此外，電子元件本身也會累積靜電，使得電子元件在組裝過程中，因接地而產生靜電放電，造成無法預期的損失。

因此，為了避免靜電放電造成元件損害，都會采取相對應的措施，以保護電子元件。圖1和圖2為已知的靜電放電箝制電路圖。請參照圖1，靜電放電箝制電路100采用電阻電容(RC)時間延遲觸發式的架構。其中，電阻R₁和電容C₁組成RC電路，用于檢測靜電放電。P通道金屬氧化物半導體(P-channel?metal?oxide?semiconductor，PMOS)晶體管M_P1和N通道金屬氧化物半導體(N-channel?metal?oxide?semiconductor，NMOS)晶體管M_N1組成反相器(invertor)101，用于控制作為箝制元件的NMOS晶體管M_C1。其中節點T₃是反相器101的輸出端，耦接至晶體管M_P1的漏極和晶體管M_N1的漏極。當靜電放電發生于電源軌線(power?rail)V_DD時，在電阻R₁的兩端點之間產生跨壓，使得反相器101的輸入端處于低電位。此時，反相器101輸出高電位，導通晶體管M_C1形成一個低阻抗路徑，將靜電放電電流疏導至電源軌線V_SS，以保護后端的核心電路(core?circuit)103。在疏導靜電放電電流的期間，流經電阻R₁的電流對電容C₁充電。此時反相器101的輸入端逐漸被抬升至高電位，而反相器101輸出端逐漸降低為低電位。當電容C₁完成充電時，晶體管M_C1被關閉。

請參照圖2，靜電放電箝制電路110采用電容耦合觸發式的架構。當靜電放電發生于電源軌線V_DD時，靜電放電會通過電容C₂耦合至晶體管M_C2的柵極，并在電阻R₂兩端產生一個跨壓，以控制作為箝制元件的NMOS晶體管M_C2。此時晶體管M_C2被導通以形成一個低阻抗路徑，將靜電放電電流疏導至電源軌線V_SS。在疏導靜電放電電流的期間，通過電阻R₂的放電，晶體管M_C2的柵極電壓逐漸下降，最后晶體管M_C2因其柵極電壓被下拉至低電位而關閉。

箝制元件可采用大尺寸的場效應晶體管(big?field?effect?transistor，BIGFET)來實現。由于大尺寸的場效應晶體管具有很大的通道寬度(channelwidth)，可以產生足夠低的導通電阻，快速地將靜電放電電流疏導至電源軌線V_SS。請參照圖1和圖2，為了有效疏導靜電放電電流，電阻R₁～R₂和電容C₁～C₂必須采用很大的電阻值和電容值，以維持晶體管M_C1～M_C2能夠保持足夠的通道導通時間來疏導靜電放電電流，亦即延長RC電路的時間常數。但是具備過大電阻值和電容值的RC電路，將會導致靜電放電箝制電路100和110遭受到大的噪聲時，容易有誤觸發的問題。同時，具備過大電阻值和電容值的RC電路，應用在電路布局(layout)時，也需要相當大的布局面積。