[發(fā)明專利]靜電放電箝制電路有效
| 申請?zhí)枺?/td> | 200910147052.0 | 申請日： | 2009-06-08 |
| 公開（公告）號： | CN101908759A | 公開（公告）日： | 2010-12-08 |
| 發(fā)明（設(shè)計(jì)）人： | 梁詠智;葉致廷;陳世宏 | 申請（專利權(quán)）人： | 財(cái)團(tuán)法人工業(yè)技術(shù)研究院 |
| 主分類號： | H02H9/02 | 分類號： | H02H9/02 |
| 代理公司： | 北京市柳沈律師事務(wù)所 11105 | 代理人： | 陳小雯 |
| 地址： | 中國臺*** | 國省代碼： | 中國臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 靜電 放電 箝制 電路 | ||
1.一種靜電放電箝制電路，其特征在于該靜電放電箝制電路包括：
第一電阻，該第一電阻的第一端點(diǎn)耦接至第一軌線；
第二電阻，該第二電阻的第二端點(diǎn)耦接至第二軌線；
第一晶體管，該第一晶體管的控制端點(diǎn)耦接至該第二電阻的第一端點(diǎn)，該第一晶體管的第一端點(diǎn)耦接至該第一電阻的第二端點(diǎn)，該第一晶體管的第二端點(diǎn)耦接至該第二軌線；
第二晶體管，該第二晶體管的控制端點(diǎn)耦接至該第一電阻的第二端點(diǎn)，該第二晶體管的第一端點(diǎn)耦接至該第一軌線，該第二晶體管的第二端點(diǎn)耦接至該第二電阻的第一端點(diǎn)；以及
第三晶體管，該第三晶體管的控制端點(diǎn)耦接至該第二電阻的第一端點(diǎn)，該第三晶體管的第一端點(diǎn)耦接至該第一軌線，該第三晶體管的第二端點(diǎn)耦接至該第二軌線。
2.如權(quán)利要求1所述的靜電放電箝制電路，其特征在于該第一晶體管為NMOS晶體管，該第二晶體管為PMOS晶體管，該第三晶體管為NMOS晶體管。
3.如權(quán)利要求1所述的靜電放電箝制電路，其特征在于該第一晶體管為PMOS晶體管，該第二晶體管為NMOS晶體管，該第三晶體管為PMOS晶體管。
4.如權(quán)利要求1所述的靜電放電箝制電路，其特征在于該第三晶體管為大尺寸的場效應(yīng)晶體管。
5.如權(quán)利要求1所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第四晶體管，該第四晶體管的控制端點(diǎn)耦接至該第一電阻的第二端點(diǎn)，該第四晶體管的第一端點(diǎn)耦接至該第一軌線，該第四晶體管的第二端點(diǎn)耦接至該第二軌線。
6.如權(quán)利要求5所述的靜電放電箝制電路，其特征在于該第一晶體管為NMOS晶體管，該第二晶體管為PMOS晶體管，該第三晶體管為NMOS晶體管，該第四晶體管為PMOS晶體管。
7.如權(quán)利要求5所述的靜電放電箝制電路，其特征在于該第三晶體管與該第四晶體管為大尺寸的場效應(yīng)晶體管。
8.如權(quán)利要求5所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第一二極管單元，耦接于該第一電阻的第二端點(diǎn)與該第一晶體管的第一端點(diǎn)之間。
9.如權(quán)利要求8所述的靜電放電箝制電路，其特征在于該第一二極管單元包括多個(gè)二極管相互串接而成第一二極管串，其中該第一二極管串的二端分別耦接至該第一晶體管的第一端點(diǎn)與該第一電阻的第二端點(diǎn)。
10.如權(quán)利要求9所述的靜電放電箝制電路，其特征在于這些二極管是以晶體管實(shí)現(xiàn)。
11.如權(quán)利要求8所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第二二極管單元，耦接于該第二晶體管的第二端點(diǎn)與該第二電阻的第一端點(diǎn)之間。
12.如權(quán)利要求5所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第二二極管單元，耦接于該第二晶體管的第二端點(diǎn)與該第二電阻的第一端點(diǎn)之間。
13.如權(quán)利要求12所述的靜電放電箝制電路，其特征在于該第二二極管單元包括多個(gè)二極管相互串接而成第二二極管串，其中該第二二極管串的二端分別耦接至該第二晶體管的第二端點(diǎn)與該第二電阻的第一端點(diǎn)。
14.如權(quán)利要求13所述的靜電放電箝制電路，其特征在于這些二極管是以晶體管實(shí)現(xiàn)。
15.如權(quán)利要求1所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第一二極管單元，耦接于該第一電阻的第二端點(diǎn)與該第一晶體管的第一端點(diǎn)之間。
16.如權(quán)利要求15所述的靜電放電箝制電路，其特征在于該第一二極管單元包括多個(gè)二極管相互串接而成第一二極管串，其中該第一二極管串的二端分別耦接至該第一晶體管的第一端點(diǎn)與該第一電阻的第二端點(diǎn)。
17.如權(quán)利要求16所述的靜電放電箝制電路，其特征在于這些二極管是以晶體管實(shí)現(xiàn)。
18.如權(quán)利要求15所述的靜電放電箝制電路，其特征在于該靜電放電箝制電路還包括：
第二二極管單元，耦接于該第二晶體管的第二端點(diǎn)與該第二電阻的第一端點(diǎn)之間。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于財(cái)團(tuán)法人工業(yè)技術(shù)研究院，未經(jīng)財(cái)團(tuán)法人工業(yè)技術(shù)研究院許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200910147052.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
