[發(fā)明專利]半導體器件的電容器及其制造方法

無效

• 申請?zhí)枺?/td>: 200910146632.8
• 申請日: 2009-06-03
• 公開（公告）號: CN101599509A
• 公開（公告）日: 2009-12-09
• 發(fā)明（設計）人: 梁澤承
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L29/92
• 分類號: H01L29/92;H01L21/02
• 代理公司: 隆天國際知識產(chǎn)權代理有限公司
• 代理人: 吳小瑛;劉春生

本申請要求韓國專利申請10-2008-0052074(2008年6月3日提交)的 優(yōu)先權，該專利申請通過引用整體并入本文。

發(fā)明背景

集成電路的半導體已經(jīng)被用于各種行業(yè)中。在集成電路內(nèi)的邏輯電路區(qū) 域中形成的模擬電容器需要高速操作，并需要具有高的電容。為了獲得高速 電容器，必須降低電容器的電極電阻，從而可以使頻率相關特性最小化。另 外，為了獲得具有高電容的電容器，必須降低電容器介電層的厚度。否則， 需要高K的介電層，或者需要增加電容器的面積。

通常，如果具有高電容的電容器具有PIP(多晶硅-絕緣體-多晶硅)結構， 則導電性多晶硅用于頂電極和底電極。在頂電極和底電極以及絕緣層之間的 界面會發(fā)生氧化反應。由此，形成天然氧化層，從而降低電容。

為了解決以上問題，提出了具有MIM(金屬-絕緣體-金屬)結構的電容 器。MIM電容器具有低的比電阻，沒有由損耗引起的寄生電容，因此，MIM 電容器主要用于需要高Q值的高性能半導體器件中。

發(fā)明內(nèi)容

本發(fā)明涉及半導體器件中的具有高電容的電容器及其制造方法。根據(jù)本 發(fā)明，所述半導體器件的電容器包括位于基板上的底電極、層積于底電極上 的介電層以及位于介電層上的頂電極，其中所述介電層包括厚度為約 的第一介電層，厚度為約的第二介電層，厚度為約的第三介電層。

根據(jù)本發(fā)明，所述半導體器件的電容器的制造方法包括在基板上形成底 電極，在所述底電極上形成厚度為約的第一介電層，在所述第一介 電層上形成厚度為約的第二介電層，在所述第二介電層上形成厚度 為約的第三介電層，并在所述第三介電層上形成頂電極。

本發(fā)明提供了具有高電容(例如8fF/μm²以上)的半導體器件電容器。 本發(fā)明提供了半導體器件電容器的制造方法，其中所述電容器具有通過層積 高K介電物質所形成的介電層，從而使所述電容器具有高電容。

附圖說明

圖1示出了本發(fā)明半導體器件的電容器剖面圖。

圖2-4示出了本發(fā)明半導體器件的電容器的制造過程剖面圖。

圖5為顯示本發(fā)明電容器性能參數(shù)值的圖表。

具體實施方式

圖1為本發(fā)明實施方式提供的半導體器件電容器剖面圖。參照圖1，阻 擋金屬層(barrier?metal?layer)11?1在底電極110上層積，介電層120在所述 阻擋金屬層111上形成，第二阻擋金屬層112在所述介電層120上層積，頂 電極在阻擋金屬層112上形成。

底電極110和頂電極130可以包含銅金屬層。如果底電極110和頂電極 130包含銅金屬層，可以通過鑲嵌工藝(damascene?process)形成所述銅金屬 層。根據(jù)鑲嵌工藝，通過光蝕刻工藝對絕緣層進行部分蝕刻以形成溝槽，將 銅種子層(copper?seed?layer)沉積在所述絕緣層上，從而使銅種子層填充所 述溝槽。然后，通過化學機械拋光工藝使銅種子層平坦化，由此形成銅互連。

另外，底電極110和頂電極130可以包含鋁金屬層。如果底電極110和 頂電極130包含鋁金屬層，在所述絕緣層上形成所述鋁層，然后通過光蝕刻 工藝對鋁層進行圖案化。

用于底電極110和頂電極130的材料并不限于銅或鋁，可以根據(jù)用于半 導體器件的金屬互連，選擇使用各種導電材料。可以在金屬互連層之間形成 本發(fā)明的電容器。在這種情況下，所述電容器的電極可以包含金屬互連。阻 擋金屬層111和112可以包含具有Ti和TiN層積結構的金屬層，在所述金屬 層中，可以使用Ta代替Ti。

介電層120包括第一介電層121、第二介電層122和第三介電層123。所 述第一介電層121和第三介電層123可以是，例如利用同一材料形成的。所 述第一介電層121和第三介電層123可以包含Al₂O₃。第二介電層122可以 包含HfO₂、ZrO₂和Ta₂O₅中的至少一種。