[發明專利]倒裝芯片封裝及半導體芯片封裝

有效

• 申請號: 200910143187.X
• 申請日: 2009-05-19
• 公開（公告）號: CN101593734A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 陳南誠
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L23/482;H01L23/48;H01L23/495
• 代理公司: 北京萬慧達知識產權代理有限公司
• 代理人: 葛 強;張一軍

技術領域

本發明涉及半導體封裝技術，更具體地，涉及至少一種倒裝芯片(flip-chip)封裝及半導體芯片封裝，可應用于具有多個引腳(pin)的情形。

背景技術

在本領域中，為了將裸芯片設置于基板上，可通過位于裸芯片及基板上的多個接合焊點來實現，在此過程中，可應用多種芯片封裝技術，如球柵陣列(BallGrid?Array，BGA)、線結合、倒裝芯片等。為了確保電子產品或通信裝置的小型化及功能多樣化，半導體封裝需要尺寸小、多引腳連接、高速率及多功能化。

輸入輸出(Input-Output，I/O)引腳數目的增加與高性能IC需求的增加，促進了倒裝芯片封裝技術的發展。倒裝芯片技術使用位于芯片的多個接合焊盤上的多個凸點(bumps)與封裝介質直接互連。芯片通過最短路徑面向接合封裝介質。該技術不僅可應用于單芯片封裝，也可應用于更高整合水平的尺寸較大的封裝，以及可容納幾個芯片以形成較大功能單元的更加精密的基板。倒裝芯片技術使用區域陣列，具有實現與裝置的互連密度最高與封裝的互連電感較低的優點。

圖1所示為傳統芯片級倒裝芯片封裝(Flip-Chip?Chip?Scale?Package，以下簡稱FCCSP)的截面示意圖。如圖1所示，FCCSP?100包含裸芯片101，裸芯片101倒置(face-down)于載體120的上表面(top?surface)并通過多個焊點凸點(solderbump)102連接至載體120。于載體120的底面上提供多個焊球(solderball)122用以連接電路板。典型的該封裝構造在區域陣列或外圍凸點排布中使用共晶錫/鉛倒裝芯片互連(eutectic?tin/lead?flip-chip?interconnect)技術，以取代標準的線結合互連。由于線結合回路的消除，使與裸芯片的連接電感較低，同時，路徑密度(routingdensity)的增加優化了臨界高頻信號線路的電氣路徑。

圖2所示為傳統倒裝芯片球柵陣列(Flip-Chip?Ball?Grid?Array，以下簡稱FCBGA)封裝的截面示意圖。如圖2所示，FCBGA封裝200包含裸芯片201，裸芯片201倒置于芯片載體基板220的上表面并通過多個焊點凸點202連接芯片載體基板220。底膠(underfill)203填充裸芯片201與芯片載體基板220的頂面之間的空隙。芯片載體基板220可包含多層引線(trace)，該多層引線的不同層通過盲孔(blind?via)222或埋孔(buried?via)224互相連接在一起。例如，盲孔222可通過激光鉆孔以實現較高密度。于芯片載體基板220的底面提供多個焊球226。FCBGA封裝200允許高階封裝分辨率的設計，對于當前或未來高速網絡及數字電視系統而言，高階封裝分辨率是理想的。例如，為了維持信號完整性，該封裝具有低電感、低介電損耗及阻抗匹配的特點。

然而，傳統倒裝芯片技術面臨基板上的凸點間距限制的挑戰。另外，高性能FCBGA封裝因昂貴的芯片載體基板(典型的芯片載體基板包含1+2+1層構建材料或更多層構建材料)而價格不菲。由于倒裝芯片技術的發展與凸點間距縮小遠比裸芯片縮小與引腳數目的增長慢得多，因此，基板的凸點間距成為倒裝芯片線路圖的瓶頸所在。即便未來裸芯片縮小將超越基板載體的凸點間距分辨率的縮小。為了克服此技術差距，硅中介層(silicon?interposer)技術與硅片直通孔技術(Through?Silicon?Via，TSV)技術是目前唯一且昂貴的解決方案。因此，產業界強烈需求一種改進型倒裝芯片封裝技術，以符合成本效益并解決基板上的凸點間距限制。

發明內容

有鑒于此，本發明的目的之一在于提供至少一種倒裝芯片封裝及半導體芯片封裝，用以較低成本解決封裝技術中基板上的凸點間距限制的問題。

本發明所披露了一種倒裝芯片封裝，包含：封裝載體，具有上表面及下表面；半導體裸芯片，包含裸芯片面與裸芯片邊緣，該半導體裸芯片倒裝芯片設置于該封裝載體的該上表面，其中，該裸芯片面上設置多個接合焊盤；重布線層結構，位于該半導體裸芯片與該封裝載體之間并直接接觸該裸芯片面，該重布線層結構包含重新布局金屬層(re-routed?metal?layer)，其中，該重新布局金屬層中的至少一部分凸出于該裸芯片邊緣；以及多個凸點，排布于該重布線層結構之上，該多個凸點用以通過該封裝載體電性連接于該半導體裸芯片。