[發明專利]一種半導體元件及其形成方法

有效

• 申請號: 200910143052.3
• 申請日: 2009-05-25
• 公開（公告）號: CN101677063A
• 公開（公告）日: 2010-03-24
• 發明（設計）人: 林俊成;余振華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/22;H01L21/82;H01L29/78;H01L29/06;H01L27/02
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽 寧;張華輝

技術領域

本發明涉及一種半導體元件，特別是涉及一種具有超淺接面的半導體 元件，及利用原子層摻雜工藝而形成上述具有超淺接面的半導體元件的方 法。

背景技術

互補金屬氧化物半導體(Complementary?metal?oxide?Semiconductor， CMOS)元件，例如金屬氧化物半導體場效應晶體管(metal?oxide field-effect?transistor，MOSFET)，常用于制造超大型集成電路 (ultra-large?scal?e?integrated，ULSI)元件。當前的技術趨勢傾向于縮 小元件的尺寸以及降低功率消耗需求?？s小MOSFET的尺寸有利于提升集成 電路的速度、效能、密度與單位成本。然而，隨著CMOS元件的尺寸逐漸縮 小，相關領域仍面臨許多考驗。

舉例來說，當MOSFET的柵電極的長度縮小時，源極與漏極區域和通道 間的相互作用會增加，因此會加重對于通道電位以及柵極介電質的影響。正 因為如此，柵極長度較短的晶體管會遭遇到許多問題，例如柵電極無法實 際上控制通道的開關狀態。與具有較短通道長度的晶體管相關的現象例如 柵極控制力降低等，總稱為短通道效應。

一種可降低源極與漏極對通道及柵極介電質的影響的方法是利用漸變 接面。可藉由在源極與漏極區域中進行多次的離子布植而形成漸變接 面。一般而言，源極與漏極區域中鄰近柵電極的部分摻雜程度較低，而源 極與漏極區域中遠離柵電極的部分摻雜程度則較高。

可藉由降低布植濃度以及增加劑量或離子濃度而制造出淺層的淡摻雜 部分。由于布植能量較低，布植區域的深度會較小；且由于劑量或離子濃 度較高，布植區域的電阻較低。如此一來，可得到具有較低電阻的淺層部 分。然而，上述方法在擴散時可能出現活性降低以及異常增強等現象。

由此可見，上述現有的利用離子布植而形成的漸變接面在結構與使用 上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在 的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用 的設計被發展完成，而一般產品又沒有適切結構能夠解決上述問題，此顯然 是相關業者急欲解決的問題。因此如何能創設一種新的具有利用原子層摻 雜的超淺接面的半導體元件及其形成方法，實屬當前重要研發課題之一，亦 成為當前業界極需改進的目標。

有鑒于此，相關領域亟需提出一種改良的源極/漏極區域。

發明內容

本發明的目的在于，克服現有的利用離子布植而形成的漸變接面存在 的缺陷，而提供一種新的具有利用原子層摻雜的超淺接面(ultra-shallow junction，USJ)的半導體元件及其形成方法，所要解決的技術問題是使其 能夠減少、解決或克服上述及其他問題，并可以達成其他技術功效，非常 適于實用。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據 本發明提出的一種形成一半導體元件的方法，該方法至少包含以下步驟：提 供一基板，其具有一柵極堆疊形成于其上；在該基板中形成重摻雜源極/漏 極區域于該基板的相對側上；形成一摻雜劑的一原子層于該基板中該柵極 堆疊的相對側的一表面上；以及退火該基板，從而在該基板中該柵極堆疊 的相對側上形成超淺接面。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

前述的形成一半導體元件的方法，至少更包含，在形成一摻雜劑的一 原子層之前，使該基板中該柵極堆疊的相對側凹陷，從而形成多個凹陷，且 其中該形成一摻雜劑的一原子層的步驟至少包含形成該原子層于該些凹陷 中。

前述的形成一半導體元件的方法，至少更包含磊晶生長一磊晶層于該 些凹陷中。

前述的形成一半導體元件的方法，至少更包含原位摻雜該磊晶層。

前述的形成一半導體元件的方法，其中所述的形成重摻雜源極/漏極區 域的步驟是在該形成一摻雜劑的一原子層的步驟前進行。

前述的形成一半導體元件的方法，其中所述的形成重摻雜源極/漏極區 域的步驟包含凹陷該基板從而形成多個凹陷，以及磊晶生長一應力層于該 些凹陷中。

前述的形成一半導體元件的方法，其中該些超淺接面延伸至該柵極堆 疊。