[發明專利]薄膜電晶體結構及其制造方法

無效

• 申請號: 200910142100.7
• 申請日: 2009-05-27
• 公開（公告）號: CN101562198A
• 公開（公告）日: 2009-10-21
• 發明（設計）人: 謝信宏;柯凱元
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336;H01L21/027
• 代理公司: 上海翼勝專利商標事務所（普通合伙）
• 代理人: 翟 羽;唐秀萍

【技術領域】

本發明是關于一種薄膜電晶體結構及其制造方法，特別有關一種蝕刻阻擋式(etch?stop)的薄膜電晶體結構及其制造方法。

【背景技術】

氧化物薄膜電晶體是近年來新興的一個研究主題，許多學術機構與公司均已相繼投入研發，主要是因為它具備有許多優異的特性，例如，因為金屬氧化物具備有特殊的載子傳輸特性，在非晶態即可達到高載子移動率(mobility)。而且，因為是處於非晶態，均勻性會比一般多晶態的半導體來得好。另外，因為它可以在較低溫或甚至是室溫沉積，故能夠適用在各式的基板，且不會有將玻璃基板熔化的疑慮。

尋找最適合的元件結構，是目前氧化物薄膜電晶體面臨的主要課題之一。為了較符合目前平面顯示器的生產流程，下閘極結構(bottom?gate)是目前主要采用的結構。傳統上平面顯示器使用的下閘極結構又可細分為幾類，例如背通道蝕刻式(back?channel?etch)和蝕刻阻擋式(etch?stop)等，主要都是用在非晶矽(amorphous?silicon)薄膜電晶體。以下將分別介紹上述兩類習知的現有技術。

請叁閱圖1，顯示習知背通道蝕刻式的元件結構的側視圖。習知背通道蝕刻式的元件結構包含一基板12、一閘極25、一源極31、一汲極33、一主動層50及一絕緣層16。各元件形成於基板12上，主動層50上會形成供電子或電洞移動之通道，主動層50與源極31及汲極33接觸，且與閘極25間間隔有絕緣層16。

然而，由于氧化物薄膜電晶體對于制程相當敏感，若使用背通道蝕刻式的元件結構，主動層50上之通道會在源極31/汲極33蝕刻的時候受到破壞而難以彌補，增加了制程上的復雜度與困難度。

請叁閱圖2a，顯示習知蝕刻阻擋式的元件結構的側視圖。蝕刻阻擋式的元件結構與背通道蝕刻式的元件結構主要差異在於前者更包含一蝕刻阻擋層55，設置於主動層50及源極31/汲極33之間，用以於進行源極31/汲極33蝕刻的時候提供主動層50上之通道的保護。因此，蝕刻阻擋式的元件結構會是氧化物薄膜電晶體較佳的選擇。

但是，在非晶矽薄膜電晶體所使用的蝕刻阻擋式的元件結構中，主動層50上之通道的寬度通常都比蝕刻阻擋層55來得寬。請叁閱圖2b，顯示習知蝕刻阻擋式的元件結構的上視圖。如圖2b所示，主動層50上之通道的寬度會大於蝕刻阻擋層55的寬度(如圖2b中兩雙箭頭線段A、B之比較)，亦即，代表主動層50上之通道寬度的線段B會大於代表蝕刻阻擋層55寬度的線段A。但是，氧化物半導體與非晶矽半導體的特性有所不同，當這樣的結構應用在氧化物薄膜電晶體時，沒有被蝕刻阻擋層55覆蓋的氧化物半導體部分，會在對蝕刻阻擋層55進行乾蝕刻的時候，受到電漿轟擊，而使其阻值降低，容易造成薄膜電晶體源極31/汲極33導通，而喪失電晶體特性。

因此，有必要發展一種蝕刻阻擋式的元件結構，使其應用於氧化物薄膜電晶體時，不會因為對蝕刻阻擋層進行乾蝕刻時的電漿轟擊，而造成薄膜電晶體元件失效。

【發明內容】

本發明的主要目的在于提供一種薄膜電晶體結構及其制造方法，以保護供電子或電洞移動之通道，避免受到破壞而失效。

本發明的其它目的和優點可以從本發明所揭露的技術特征中得到進一步的了解。

根據本發明提供的薄膜電晶體結構，包含有：一源極；一汲極；一與源極及汲極接觸的主動層，其具有一供電子或電洞移動之通道；一蝕刻阻擋層，設置於主動層上；一閘極；以及一絕緣層，介於閘極與主動層之間；其中蝕刻阻擋層的寬度大於主動層之通道的寬度。

根據本發明提供的薄膜電晶體的制造方法，包含下列步驟：形成一閘極；形成一絕緣層於閘極上且包覆閘極；形成一主動層於絕緣層上；形成一蝕刻阻擋層於主動層上；以及形成一源極及一汲極與主動層接觸；其中主動層上具有一供電子或電洞移動之通道，蝕刻阻擋層的寬度大於主動層之通道的寬度。

其中，主動層之通道包含一氧化物，亦即，本發明提供的薄膜電晶體結構為一種氧化物薄膜電晶體結構。

其中，主動層之通道介於源極及汲極之間。

其中，閘極設置於絕緣層之下。

其中，源極及汲極形成於蝕刻阻擋層之上。

其中，源極及汲極是利用乾蝕刻形成。