[發明專利]升壓電路

無效

• 申請號: 200910142045.1
• 申請日: 2009-05-27
• 公開（公告）號: CN101594051A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 山平征二
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發明涉及一種利用了三勢阱結構的開關元件的負升壓電路。

背景技術

近年來，對作為非易失性半導體存儲裝置之一的閃存提出了以下要求：以單一電源電壓或低電源電壓讀出數據、并改寫數據。一般來說，在實施各個動作時，需要以片上(on-chip)方式設置一種升壓電路，提供正或負的升壓電壓。此外，在CMOS處理中，升壓電路發生的電源電壓還被用于模擬電路的特性改善。

目前，已知有一種利用了三勢阱(triple?well)結構的開關元件的負升壓電路(參照專利文獻1)。

圖10示出了以往的負升壓電路的例子。在圖10中，901是通過輸入2相時鐘信號CLK1、CLK2、進行升壓動作來發生輸出端子電壓(負升壓電壓)Vbb的負升壓電路。該例中，第1列的升壓單元列11、12、13、14和第2列的升壓單元列21、22、23、24各為4段的結構，是CLK1輸入第1列升壓單元列的奇數段和第2列升壓單元列的偶數段、CLK2輸入第1列升壓單元列的偶數段和第2列升壓單元列的奇數段的升壓單元。15和25是防止升壓電壓Vbb逆流的防逆流電路。M11至M14以及M21至M24是將P阱與下一段的升壓單元的輸出端子連接從而受到基板控制而具有開關元件功能的電荷轉送晶體管(N溝道晶體管)。另外，M15至M16以及M25至M26，是防逆流電路15、25中的N溝道晶體管。C11至C15以及C21至C25是升壓電容。

利用圖11，對圖10的負升壓電路901的動作進行簡單說明。例如，以第2段的升壓單元12和22為對象進行說明。

負升壓電路901的2相時鐘信號CLK1、CLK2是相位相差180度的時鐘。

首先，在時刻T1，由于CLK1是“H”(電源電壓Vdd)，CKL2是“L”(接地電壓Vss)，所以，升壓單元12的電荷轉送晶體管M12是非導通狀態，且輸出端子電壓下降而被負升壓。這時，由于電荷轉送晶體管M12的P阱電壓也同時下降，所以電荷轉送晶體管M12的輸入輸出端子電壓和P阱電壓可以保持在反向偏置狀態。另一方面，隨著升壓單元22的輸出電壓的上升，電荷轉送晶體管M22變為導通狀態，電荷從升壓單元22的輸出端子轉送至輸入端子。由于這時，將電荷轉送晶體管M22的輸入輸出端子電壓和P阱電壓在保持反向偏置并同時上升，所以可以實現抑制電荷轉送晶體管M22的基板偏置效果的電荷轉送。

接下來，在時刻T2，CLK1變為“L”(接地電壓Vss)，CLK2變為“H”(電源電壓Vdd)，所以可以切換升壓單元12和22的動作。在時刻T3，返回時刻T1的狀態，重復實施負升壓動作。

如上所述，采用圖10的負升壓電路901，可以總是將升壓單元的輸入輸出端子和P阱電壓保持在反向偏置狀態，來進行控制，因此，即便是在使用由升壓單元的輸入輸出端子(N擴散)、P阱、N阱的三勢阱構成的電荷轉送晶體管的情況下，也可以抑制寄生雙極晶體管所引起的升壓效率的降低，另外，還可以抑制電荷轉送晶體管的基板偏置效果，提高升壓動作時電荷轉送的效率。

專利文獻1：特開2002-237192號公報

但是，上述現有負升壓電路901存在一個課題，那就是：由于例如升壓單元12的電荷轉送晶體管M12的P阱與升壓單元23的輸出端子連接，所以隨著時鐘信號CLK1、CLK2的電壓變化，對電荷轉送晶體管M12的P阱所形成的寄生電容以時鐘信號CLK1、CLK2的電壓變化幅度來充放電，致使消耗電流增加。

此外，還有一個課題是：按照時鐘信號CLK1、CLK2提供的電荷被當作電荷轉送晶體管M12的P阱的充放電電荷使用，所以升壓效率降低。

另外，還有一個課題是：由于電荷轉送晶體管M12的P阱與升壓單元23的輸出端子連接，所以需要將電荷轉送晶體管M12的P阱與其它電荷轉送晶體管分離，這樣，布局面積就會增大。

發明內容

本發明的目的在于：提供一種負升壓電路，可以抑制用于各升壓單元的開關元件的基板偏置效果，同時，抑制消耗電流，抑制布局面積。

為了達到上述目的，本發明的負升壓電路，通過將各升壓單元的P阱電位固定為升壓單元各段的輸出電位，來削減P阱-N阱間的充放電電荷量、從而提高升壓效率的。