[發(fā)明專利]參考緩沖電路

有效

• 申請?zhí)枺?/td>: 200910140730.0
• 申請日: 2009-05-13
• 公開（公告）號: CN101588172A
• 公開（公告）日: 2009-11-25
• 發(fā)明（設(shè)計(jì)）人: 涂維軒;康宗弘
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/0185
• 代理公司: 北京萬慧達(dá)知識產(chǎn)權(quán)代理有限公司
• 代理人: 葛 強(qiáng);張一軍

1.一種參考緩沖電路，包含：

緩沖級，用于基于高輸入電壓提供高跟蹤電壓以及基于低輸入電壓提供低跟蹤電壓；以及

第一驅(qū)動(dòng)級，由上述高跟蹤電壓與上述低跟蹤電壓驅(qū)動(dòng)，以輸出第一高輸出電壓與第一低輸出電壓，上述第一高輸出電壓與上述第一低輸出電壓之間耦接一第一電阻，

其中上述緩沖級包含：

第一NMOS晶體管，其漏極耦接至第一供電電壓，其源極耦接至一第二電阻；

第一運(yùn)算放大器，具有用于接收上述高輸入電壓的第一輸入端，耦接至上述第一NMOS晶體管的源極的第二輸入端，以及耦接至上述第一NMOS晶體管的柵極的輸出端，用于輸出上述高跟蹤電壓；

第一PMOS晶體管，其漏極耦接至接地信號，其源極耦接至上述第二電阻；以及

第二運(yùn)算放大器，具有用于接收上述低輸入電壓的第一輸入端，耦接至上述第一PMOS晶體管的源極的第二輸入端，以及耦接至上述第一PMOS晶體管的柵極的輸出端，用于輸出上述低跟蹤電壓；

其中上述驅(qū)動(dòng)級包含：

第二NMOS晶體管，具有耦接至第二供電電壓的漏極，用于接收上述高跟蹤電壓的柵極，以及用于輸出上述第一高輸出電壓的源極；以及

第二PMOS晶體管，具有耦接至上述接地信號的漏極，用于接收上述低跟蹤電壓的柵極，以及用于輸出上述第一低輸出電壓的源極；

其中上述第一PMOS晶體管的本體被綁至比上述第一供電電壓低的第一偏壓，上述第二NMOS晶體管的寬度與上述第二PMOS晶體管的寬度比上述第一NMOS晶體管的寬度與上述第一PMOS晶體管的寬度寬m倍，上述第一電阻的阻值是上述第二電阻的阻值的m分之一，其中m為大于1的數(shù)。

2.如權(quán)利要求1所述的參考緩沖電路，其特征在于，更包含偏壓產(chǎn)生器，用于提供上述第一偏壓。

3.如權(quán)利要求1所述的參考緩沖電路，其特征在于，上述第一運(yùn)算放大器與上述第二運(yùn)算放大器操作于1.2V，且上述第一NMOS晶體管與上述第一PMOS晶體管為原生型MOS晶體管。

4.如權(quán)利要求1所述的參考緩沖電路，其特征在于，上述第一運(yùn)算放大器與上述第二運(yùn)算放大器操作于3.3V，且上述第一NMOS晶體管與上述第一PMOS晶體管為普通型MOS晶體管。

5.如權(quán)利要求1所述的參考緩沖電路，其特征在于，上述第一驅(qū)動(dòng)級包含：

上述第二PMOS晶體管的本體被綁至比上述第二供電電壓低的第二偏壓。

6.如權(quán)利要求5所述的參考緩沖電路，其特征在于，更包含：

第二驅(qū)動(dòng)級，由上述高跟蹤電壓與上述低跟蹤電壓驅(qū)動(dòng)，以輸出第二高輸出電壓與第二低輸出電壓。

7.如權(quán)利要求6所述的參考緩沖電路，其特征在于，上述第二驅(qū)動(dòng)級包含：

第三NMOS晶體管，具有耦接至第三供電電壓的漏極，用于接收上述高跟蹤電壓的柵極，以及用于輸出上述第二高輸出電壓的源極；以及

第三PMOS晶體管，具有耦接至上述接地信號的漏極，用于接收上述低跟蹤電壓的柵極，以及用于輸出上述第二低輸出電壓的源極；

其中上述第三PMOS晶體管的本體被綁至比上述第三供電電壓低的第三偏壓。

8.如權(quán)利要求7所述的參考緩沖電路，其特征在于，更包含：

補(bǔ)償單元，用于根據(jù)調(diào)整上述第三偏壓來校正上述第一驅(qū)動(dòng)級與上述第二驅(qū)動(dòng)級之間的不匹配。

9.如權(quán)利要求8所述的參考緩沖電路，其特征在于，上述第一偏壓與上述第二偏壓等于上述接地信號。

10.如權(quán)利要求8所述的參考緩沖電路，其特征在于，上述補(bǔ)償單元被配置來根據(jù)上述第一高輸出電壓與上述第一低輸出電壓之間的第一電壓差以及上述第二高輸出電壓與上述第二低輸出電壓之間的第二電壓差來調(diào)整上述第三偏壓。