[發(fā)明專利]閃速存儲(chǔ)設(shè)備的編程方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910140313.6
• 申請(qǐng)日: 2009-07-15
• 公開（公告）號(hào): CN101640072A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設(shè)計(jì)）人: 金胄仁
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/34
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 楊林森;康建峰

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求了2008年8月1日提交的韓國(guó)專利申請(qǐng)序列號(hào)10-2008-0075721的優(yōu)先權(quán)，在此通過(guò)將其全部?jī)?nèi)容引用加以結(jié)合。

技術(shù)領(lǐng)域

本發(fā)明涉及一種閃速存儲(chǔ)設(shè)備的編程方法，并且尤其涉及一種能夠減輕由于具有多級(jí)單元的閃速存儲(chǔ)設(shè)備的干擾效應(yīng)所導(dǎo)致的閾值電壓的不統(tǒng)一的閃速存儲(chǔ)設(shè)備的編程方法。

背景技術(shù)

近年來(lái)，越來(lái)越需要這樣一種非易失性存儲(chǔ)設(shè)備，其可以被電編程和擦除并且不要求以特定間隔重寫數(shù)據(jù)的刷新功能。為了開發(fā)能夠存儲(chǔ)大量數(shù)據(jù)的大容量存儲(chǔ)設(shè)備，在技術(shù)上正開展對(duì)于高集成度的存儲(chǔ)設(shè)備的研究。相應(yīng)地，對(duì)閃速存儲(chǔ)器正進(jìn)行積極的研究。

閃速存儲(chǔ)器主要分為NAND閃速存儲(chǔ)器和NOR閃速存儲(chǔ)器。NOR閃速存儲(chǔ)器由于其結(jié)構(gòu)而具有極好的隨機(jī)存取時(shí)間特性，在其結(jié)構(gòu)中，存儲(chǔ)單元被分別連接到位線和字線。NAND閃速存儲(chǔ)器由于其結(jié)構(gòu)而在高集成水平方面是極好的，在其結(jié)構(gòu)中，存儲(chǔ)單元是串聯(lián)的，由此每個(gè)單元串只要求一個(gè)觸點(diǎn)。據(jù)此，NAND結(jié)構(gòu)多半用于高度集成的閃速存儲(chǔ)器中。

近來(lái)，為了進(jìn)一步增加閃速存儲(chǔ)器的集成度，對(duì)于能夠在一個(gè)存儲(chǔ)單元中存儲(chǔ)多個(gè)數(shù)據(jù)的多位單元正進(jìn)行積極研究。此類存儲(chǔ)單元通常被稱為多級(jí)單元(MLC)。能夠存儲(chǔ)單個(gè)位的存儲(chǔ)單元被稱為單級(jí)單元(SLC)。

MLC通常被配置為具有兩個(gè)或更多個(gè)閾值電壓分布(distribution)并且能夠存儲(chǔ)對(duì)應(yīng)于相應(yīng)閾值電壓分布的兩個(gè)或更多個(gè)數(shù)據(jù)。據(jù)此，由于與具有兩級(jí)的SLC相比較，MLC的一個(gè)單元可以被劃分為四級(jí)或更多級(jí)，所以MLC的位數(shù)可以是SLC的位數(shù)的兩倍或更多倍。

為了實(shí)現(xiàn)此MLC，重要的是減少單元閾值電壓的偏移。改變單元閾值電壓的一個(gè)因素是源于單元之間電容的干擾效應(yīng)。

圖1是示出用于圖示閃速存儲(chǔ)設(shè)備的已知編程方法的閾值電壓分布的圖。

閃速存儲(chǔ)設(shè)備的存儲(chǔ)單元陣列通常具有串結(jié)構(gòu)，其中存儲(chǔ)單元分別串聯(lián)連接到偶數(shù)位線和奇數(shù)位線。偶數(shù)位線和奇數(shù)位線彼此毗連。

在閃速存儲(chǔ)設(shè)備的編程操作期間，編程電壓(例如，15V)首先被施加到耦接到偶數(shù)位線的第一存儲(chǔ)單元的字線，因此利用由A所表示的閾值電壓分布來(lái)編程第一存儲(chǔ)單元。

接下來(lái)，編程電壓(例如，15V)被施加到鄰近于第一存儲(chǔ)單元且被耦接到奇數(shù)位線的第二存儲(chǔ)單元的字線，因此利用由A’所表示的閾值電壓分布來(lái)編程第二存儲(chǔ)單元。在這種情況下，第一存儲(chǔ)單元的閾值電壓分布可能由于在第二存儲(chǔ)單元的編程操作期間的干擾效應(yīng)而從A移動(dòng)到B。

閾值電壓的偏移使閃速存儲(chǔ)設(shè)備的編程特性惡化。特別地是，在具有多級(jí)單元的閃速存儲(chǔ)設(shè)備的情況下，可能由于閾值電壓的偏移而減少感測(cè)余量(margin)。

發(fā)明內(nèi)容

示例性實(shí)施例針對(duì)閃速存儲(chǔ)設(shè)備的編程操作，其中通過(guò)對(duì)包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元的奇數(shù)頁(yè)進(jìn)行預(yù)先編程來(lái)把閾值電壓提高一定電平，并且隨后執(zhí)行偶數(shù)頁(yè)編程操作和奇數(shù)頁(yè)編程操作，使得可以防止由于單元間干擾效應(yīng)所導(dǎo)致的不統(tǒng)一的閾值電壓分布。

在一個(gè)示例性方面，閃速存儲(chǔ)設(shè)備的編程方法包括：把第一數(shù)據(jù)和第二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元，使用第一數(shù)據(jù)對(duì)奇數(shù)頁(yè)的第一存儲(chǔ)單元進(jìn)行預(yù)先編程，使用第二數(shù)據(jù)對(duì)偶數(shù)頁(yè)的第二存儲(chǔ)單元進(jìn)行編程，并且使用第一數(shù)據(jù)對(duì)預(yù)先編程的第一存儲(chǔ)單元進(jìn)行編程。

使用低于目標(biāo)驗(yàn)證電壓的第一驗(yàn)證電壓來(lái)對(duì)預(yù)先編程執(zhí)行驗(yàn)證。

在對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程之后，使用目標(biāo)驗(yàn)證電壓來(lái)執(zhí)行編程驗(yàn)證。

預(yù)先編程之后的第一存儲(chǔ)單元的閾值電壓已經(jīng)響應(yīng)于第二存儲(chǔ)單元的編程操作的干擾效應(yīng)而上升。

使用增量階躍脈沖編程(incremental?step?pulse?programming，ISPP)方法來(lái)執(zhí)行第一存儲(chǔ)單元的編程和第二存儲(chǔ)單元的編程。

附圖說(shuō)明

圖1是示出用于圖示閃速存儲(chǔ)設(shè)備的已知編程方法的閾值電壓分布的圖；

圖2是用于圖示依照實(shí)施例的閃速存儲(chǔ)設(shè)備的編程方法的流程圖；

圖3是依照實(shí)施例的閃速存儲(chǔ)設(shè)備的電路圖；

圖4是示出依照實(shí)施例的閃速存儲(chǔ)設(shè)備的存儲(chǔ)單元的閾值電壓分布的圖；和

圖5是示出用于圖示依照實(shí)施例的ISPP編程方法的編程電壓的波形。

具體實(shí)施方式

以下，參考附圖結(jié)合實(shí)施例來(lái)詳細(xì)描述本公開內(nèi)容。提供了附圖以便允許那些本領(lǐng)域普通技術(shù)人員理解本發(fā)明實(shí)施例的范圍。