[發明專利]半導體裝置及其制造方法

無效

• 申請號: 200910139117.7
• 申請日: 2005-09-22
• 公開（公告）號: CN101546748A
• 公開（公告）日: 2009-09-30
• 發明（設計）人: 上杉勝洋;片山克生;酒井克尚
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768;H01L21/311
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 金春實

本申請是申請號為200510106376.1、申請日為2005年9月22日、發明名稱為“半導體裝置及其制造方法”的發明專利申請的分案申請。

技術領域

本發明涉及具有與位于半導體襯底上方的導電層連接的連接布線的半導體裝置及其制造方法。

背景技術

迄今，具有形成貫通覆蓋在第一層間絕緣膜之上形成的導電層的第二層間絕緣膜直至導電層的孔的步驟的半導體裝置的制造方法正在使用。在該半導體裝置的制造方法中，在孔的形成位置從導電層的位置偏離時，孔就一直到達導電層下側的第一層間絕緣膜。這種孔的對準偏離引起的突伸在微細化了的現在的半導體裝置中發生的概率正增大。

作為用來防止由于上述的孔的對準的偏離而使孔突伸到導電層下側的第一層間絕緣膜的技術，在日本專利申請特開平05-299515號公報中公開了只在導電層的側壁設置蝕刻阻止膜的技術。而且，在日本專利申請特開2000-294631號公報中公開了在鑲嵌結構中設置雙重蝕刻阻止膜的技術。在日本專利申請特開09-007970號公報中公開了只在導電層下側設置蝕刻阻止膜的技術。

但是，即使用這些技術也不能完全解決孔到達第一層間絕緣膜的問題。

發明內容

本發明的目的在于提供防止了到達導電層的孔一直到達在導電層下設置的層間絕緣膜的半導體裝置及其制造方法。

本發明的半導體裝置，包括：第一層間絕緣膜；在上述第一層間絕緣膜之上形成的第一蝕刻阻止膜；在上述第一蝕刻阻止膜之上形成的導電層；至少在第一蝕刻阻止膜之上形成的第二蝕刻阻止膜。另外，該半導體裝置包括：以覆蓋第二蝕刻阻止膜以及導電層的方式形成的第二層間絕緣膜；以在厚度方向上貫通上述第二層間絕緣膜，與上述導電層接觸的方式形成的連接布線。

根據上述半導體裝置，形成導電層被第一蝕刻阻止膜和第二蝕刻阻止膜夾著的夾層結構。因此，如果用后述的半導體裝置的制造方法，形成使連接布線埋入的孔時，防止了孔到達第一層間絕緣膜的所謂孔的類伸。

本發明的半導體裝置的制造方法，包括：形成第一層間絕緣膜的步驟；在上述第一層間絕緣膜之上形成第一蝕刻阻止膜的步驟；在上述第一蝕刻阻止膜之上形成導電層的步驟。另外，該半導體裝置的制造方法還包括：以覆蓋上述第一蝕刻阻止膜和上述導電層的方式形成第二蝕刻阻止膜的步驟；在上述第二蝕刻阻止膜之上形成第二層間絕緣膜的步驟；形成在厚度方向上貫通上述第二層間絕緣膜，到達上述導電層的孔的步驟；以及在上述孔內形成連接布線的步驟。上述形成孔的步驟包括：以第一蝕刻條件蝕刻上述第二層間絕緣膜的步驟、和以與上述第一蝕刻條件不同的第二蝕刻條件蝕刻上述第二蝕刻阻止膜的步驟。

上述第一蝕刻阻止膜和第二蝕刻阻止膜可以分別包含硅氮化膜和富硅氧化膜中的任一種。

本發明的上述以及其它目的、特征、方面和優點從附圖和下面的相關的詳細描述可以更加清楚地了解到。

附圖說明

圖1是用來說明實施方式的半導體裝置的結構的圖。

圖2～6是用來說明實施方式的半導體裝置的制造方法的圖。

圖7～8是有來說明比較例的半導體裝置的制造方法的圖。

具體實施方式

下面，基于附圖說明本發明的實施方式的半導體裝置及其制造方法。首先，用圖1說明本發明的實施方式的半導體裝置的結構。

如圖1所示，本實施方式的半導體裝置具有在半導體襯底上方設置的層間絕緣膜1。在層間絕緣膜1之上形成蝕刻阻止膜2。在蝕刻阻止膜2之上形成導電層3。以覆蓋蝕刻阻止膜2的上表面、導電層3的一個側面和導電層3的上表面的一部分的方式，形成蝕刻阻止膜4。以覆蓋蝕刻阻止膜4的方式形成層間絕緣膜5。形成在厚度方向上貫通層間絕緣膜5到達導電層3的連接布線8。

根據上述結構，形成使連接布線8埋入的孔時，只有蝕刻阻止膜2的一部分被蝕刻，孔不會到達層間絕緣膜1。結果，半導體裝置的可靠性提高。

用圖2～6說明上述的圖1所示的半導體裝置的制造方法。

首先，在半導體襯底的上方形成層間絕緣膜1。然后，在層間絕緣膜1之上形成蝕刻阻止膜2，然后在蝕刻阻止膜2之上形成導電層3。由此，得到圖2所示的結構。

然后，如圖3所示，以覆蓋蝕刻阻止膜2和導電層3的上表面和兩側面的方式形成蝕刻阻止膜4。然后，以覆蓋蝕刻阻止膜4的方式形成層間絕緣膜5。然后，形成已進行了用于形成到達導電層3的孔的構圖的光刻膠膜6。由此得到圖4所示的結構。