[發明專利]半導體集成電路器件的制造方法

有效

• 申請號: 200910139008.5
• 申請日: 2009-05-13
• 公開（公告）號: CN101592871A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 田中稔彥
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F1/14;G03F1/08;H01L21/02
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華;于英慧

技術領域

本發明涉及具有使用反射型掩模的光刻(lithography)工序的半 導體集成電路器件的制造技術，尤其涉及有效應用于利用了將波長 為13.5nm附近的超短紫外(Extreme?Ultra?Violet：EUV)光作為曝 光用光的反射型掩模的缺陷校正技術的半導體集成電路器件的制造 的技術。

背景技術

半導體集成電路器件等半導體設備通過重復進行如下那樣的光 刻技術工序而被批量生產，即：向描繪有電路圖案的原版即掩模照 射曝光用光(曝光光)，并經由縮小光學系統將電路圖案復制到半 導體晶片(以下簡稱為晶片)上。

近年來，半導體設備的微細化正在發展，正研究著通過縮短光 刻技術的曝光波長來提高析像度的方法。即，迄今已開發出將波長 193nm的氟化氬(ArF)準分子激光作為曝光用光的ArF光刻，但使 用波長遠遠比其短的波長為13.5nm的EUV光的EUV光刻正處于開 發階段。EUV光還被稱為軟X線(soft?X-ray)。

在EUV光刻中，由于物質光吸收的原因而不能使用透射型掩模。 因此，利用了反射(布拉格反射(Bragg?reflection))的多層膜反射 襯底被用作EUV光刻的掩模板(mask?blank)，該反射是通過例如 層疊有Mo(鉬)層和Si(硅)層的多層膜進行的。該多層膜反射是 一種利用了干涉的反射。

EUV光刻用的反射型掩模是由通過在由石英玻璃和低熱膨脹玻 璃構成的襯底上粘附上述多層膜而成的多層膜板、和由形成在該多 層膜板上的吸收層構成的電路圖案形成的。由于該反射型掩模是利 用了布拉格反射的掩模、且曝光用光的波長短至13.5nm，所以在多 層膜的膜厚產生了波長的幾分之一左右的極小的偏差的情況下，也 會產生反射率的局部性差別，使復制時產生被稱為相位缺陷的缺陷。 因此，EUV光刻用的反射型掩模與以往的透射型掩模相比，在缺陷 的復制方面，質量上存在較大的差異。

EUV光的波長區域為9nm到15nm，但應用于光刻用途時，需 要確保反射型掩模和反射透鏡光學系統的反射率，所以主要使用上 述的13.5nm的波長。但是，不限于該波長，例如9.5nm等的波長也 被考慮，只要是上述范圍(9nm～15nm)的波長，就能夠應用于光 刻用途。

另外，在EUV光刻中，在掩模的表面附著有幾納米這樣的微小 膜厚的污染物(contamination)的情況下，也將降低該部分的曝光用 光反射率，引起解像不良、復制精度不夠、曝光面內尺寸偏差等， 所謂的污染物缺陷也成為問題。

圖1表示EUV光刻用反射型掩模的缺陷例。圖中的標號201是 反射型掩模的襯底，202是由多層膜構成的反射層，203是吸收層， 204是吸收層的開口圖案，205是黑缺陷殘余，210是微粒，211是 相位缺陷，220是污染物。在此，圖1(a)示出了通常的黑缺陷的 例子，圖1(b)示出了相位缺陷的例子，圖1(c)示出了污染物缺 陷的例子。

上述相位缺陷和污染物缺陷是掩模反射面的反射率下降、即曝 光量降低的缺陷，作為分類，屬于黑缺陷。即，如圖2(a)所示， 在形成于吸收層203的開口圖案204內存在相位缺陷211的情況下， 如圖2(b)所示，當觀察對半導體晶片230上的光致抗蝕劑膜231 進行復制的復制像時，缺陷部的復制圖案233與沒有缺陷的正常的 復制圖案232相比，開口的大小變小或者破損。另外，如圖3(圖2 (b)的A-A線剖視圖)所示，缺陷部的復制圖案233變為光致抗 蝕劑膜231沒有貫穿到底。

以往，作為在開口圖案的內側產生黑缺陷殘余時的缺陷校正方 法，采用照射FIB(會聚離子束)或EB(電子束)等的方法、或者 使用針等的機械性方法來挖去的方法。另外，作為在開口圖案的內 側產生相位缺陷、污染物缺陷時的缺陷校正方法，采用如下方法： 如圖4所示，使用FIB、EB的照射或者使用針的機械性方法來除去 開口圖案204周圍的吸收層203，擴大開口圖案204的面積，從而補 償曝光量的降低。

此外，日本特表2002-532738號公報(專利文獻1)記載了EUV 光刻用反射型掩模的缺陷校正技術。

專利文獻1：日本特表2002-532738號公報

發明內容