[發明專利]凹穴芯片封裝結構及使用其的層疊封裝結構

有效

• 申請號: 200910138514.2
• 申請日: 2009-04-24
• 公開（公告）號: CN101872757A
• 公開（公告）日: 2010-10-27
• 發明（設計）人: 劉安鴻;吳政庭;杜武昌;侯博凱
• 申請（專利權）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/48;H01L23/52;H01L23/13
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

技術領域

本發明是關于一種半導體芯片的封裝結構，特別是關于一種凹穴芯片封裝結構及使用凹穴芯片封裝結構的層疊封裝結構。

背景技術

多芯片模組化封裝技術是將兩個或兩個以上的半導體芯片組合在單一封裝結構中，借由此多芯片封裝成單一封裝結構的技術，不僅可縮減原有集成電路封裝后的所占體積，促進高性能電子產品的移動性，并可因多芯片封裝結構可減少芯片間連接線路的長度、降低信號延遲以及存取時間而提升電性功能。

然而，傳統的多芯片模組封裝是于一平面基板，將多芯片模組封裝成一厚的封裝體。多芯片模組的封裝技術可包含如：打線封裝技術(wire?bondingtechnology)、倒裝芯片封裝技術(flip?chip?bonding?technology)及直通硅晶穿孔封裝技術(through?silicon?via?bonding?technology)等。雖然多芯片模組的結構可將原本個別獨立的芯片所需的體積加以減縮，可是堆疊的多芯片仍因具有突出的厚度而使利用多芯片模組讓體積縮小的成效受限，造成發展高性能的可攜式電子裝置的困擾。

另外，多芯片模組可運用前述封裝技術進行封裝，也可混用前述封裝技術進行封裝。例如，多芯片模組中，部份芯片可利用直通硅晶穿孔封裝技術，然后，再將其他的芯片以堆疊的方式，利用打線封裝技術進行封裝。然，以直通硅晶穿孔封裝技術封裝的多個芯片將使堆疊于其上、利用打線封裝技術進行封裝的芯片的電路連接路徑增長，而影響多芯片模組的信號傳遞品質。

鑒于上述的問題，需要針對多芯片模組的封裝技術，開發出能更進一步縮小體積且不會造成信號傳遞不良的封裝結構。

發明內容

本發明揭示一種凹穴芯片封裝結構，其能使多芯片模組更進一步縮小封裝后的體積，并能減少導線信號傳遞路徑而使其保持信號傳輸品質。

本發明的凹穴芯片封裝結構的第一實施例包含多個第一芯片、一基板以及多個連接點。各該第一芯片包含多個通孔、填充于該多個通孔內的多個導通柱及配置各該導通柱兩端面的多個第一接墊，并且兩相鄰該第一芯片的該多個第一接墊是相互電性導接。該基板包含一第一表面及一相對于該第一表面的第二表面，其中該第一表面具有至少一凹穴。該些連接點設于該第一表面及該凹穴的底部中至少一者的表面，其中該多個第一芯片中一者與該多個連接點是借由該多個第一接墊而電性相連。

本發明的層疊封裝結構的第一實施例包含一具有前述第一實施例的凹穴芯片封裝結構的第一封裝元件及一第二封裝元件。第一封裝元件中另包含設于該第一封裝元件內的基板的第二表面上的多個第二焊墊及分別設于該多個第二焊墊上的多個第二金屬導電料，而第二封裝元件是固定于該多個第二金屬導電料，并和第一封裝元件電性相連。

本發明的凹穴芯片封裝結構的第二實施例包含多個第一芯片、一第二芯片、一基板以及多個連接點。各該第一芯片包含多個通孔、填充于該多個通孔內的多個導通柱及配置于各該導通柱兩端面的多個第一接墊，并且兩相鄰該第一芯片的該多個第一接墊是相互電性導接。該第二芯片，包含一第二有源面、一第二背面和設于該第二有源面上的多個第二焊墊。基板包含一第一表面及一相對于該第一表面的第二表面，其中該第一表面具有一凹穴及圍繞于該凹穴的至少一個階梯表面，該多個第一芯片是堆疊配置于該凹穴內。該些連接點設于該第一表面、該凹穴的底部及該階梯表面中至少一者的表面，其中該多個第二焊墊與該階梯表面的該多個連接點系電性相連。

本發明的層疊封裝結構的第二實施例包含一具有前述第二實施例的凹穴芯片封裝結構的第一封裝元件及一第二封裝元件。第一封裝元件中另包含設于該第一封裝元件內的基板的第二表面上的多個第二焊墊及分別設于該多個第二焊墊上的多個第二金屬導電料，而第二封裝元件是固定于該多個第二金屬導電料，并和第一封裝元件電性相連。

本發明的凹穴芯片封裝結構的第三實施例包含多個第一芯片、多個第二芯片、一基板以及多個連接點。各該第一芯片包含多個通孔、填充于該多個通孔內的多個導通柱及配置于各該導通柱兩端面的多個第一接墊，并且兩相鄰該第一芯片的該多個第一接墊是相互電性導接。各該第二芯片包含多個第二通孔、填充于該多個第二通孔內的多個第二導通柱及配置于各該導通柱兩端面的多個第二接墊，并且兩相鄰該第二芯片的該多個第二接墊是相互電性導接。基板包含一第一表面及一相對于該第一表面的第二表面，其中該第一表面具有至少一凹穴及圍繞于該凹穴的至少一個階梯表面，該多個第一芯片是堆疊配置于該凹穴內。該些連接點設于該第一表面、該凹穴的底部及該階梯表面中至少一者的表面，其中該多個第二芯片的一者的該第二接墊與該階梯表面的該多個連接點是電性相連。