[發(fā)明專利]快閃存儲器件及其制造方法

無效

• 申請?zhí)枺?/td>: 200910138456.3
• 申請日: 2009-05-13
• 公開（公告）號: CN101582429A
• 公開（公告）日: 2009-11-18
• 發(fā)明（設(shè)計）人: 趙揮元;蘇南佑;鄭哲謨;金正根
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;H01L21/762;H01L21/311
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 劉繼富;顧晉偉

相關(guān)申請

本申請要求2008年5月13日提交的韓國專利申請No.10-2008-0044117 和2009年1月29日提交的韓國專利申請10-2009-0006800的優(yōu)先權(quán)，通 過引用將它們的全部內(nèi)容并入本文。

技術(shù)領(lǐng)域

一個或多個實施方案涉及快閃存儲器件及其制造方法，更具體涉及能 夠改善相鄰單元之間干擾效應(yīng)和循環(huán)閾值電壓偏移的快閃存儲器件及其 制造方法。

背景技術(shù)

在NAND型快閃存儲器件中，用于存儲數(shù)據(jù)的多個單元彼此串聯(lián)電連 接，由此形成一個單元串。在所述單元串和漏極之間形成漏極選擇晶體管， 在所述單元串和源極之間形成源極選擇晶體管。通過在半導(dǎo)體襯底的一定 區(qū)域上形成柵極、然后在每個柵極的兩側(cè)上形成結(jié)，從而形成NAND型快 閃存儲器件的單元。柵極具有隧道絕緣層、浮置柵極、介電層和控制柵極 的堆疊結(jié)構(gòu)。

在上述NAND型快閃存儲器件中，單元的狀態(tài)受到相鄰單元的操作的 影響，因此重要的是恒定保持單元的狀態(tài)。由操作(特別是相鄰單元的編 程操作)所導(dǎo)致的單元狀態(tài)的改變稱為“干擾效應(yīng)”。換言之，干擾效應(yīng)指 的是：當鄰近于第一單元的第二單元進行編程時，由于第二單元的浮置柵 極的電荷改變所導(dǎo)致的電容效應(yīng)，所以使得當待讀取的第一單元被讀取 時，高于第一單元閾值電壓的閾值電壓被讀取。干擾效應(yīng)還指的是：雖然 被讀取的單元的浮置柵極的電荷沒有改變，但是該單元的狀態(tài)似乎由于相 鄰單元的狀的變化而改變。由于干擾效應(yīng)使得單元的狀態(tài)改變，這導(dǎo)致不 良器件的比率增加和降低制造良品率。因此，為了恒定保持單元的狀態(tài)， 有效的是最小化干擾效應(yīng)。

隨著半導(dǎo)體器件的日益高度集成，浮置柵極之間的距離更加變窄，干 擾變?yōu)橐粋€重要因素。因此，已經(jīng)進行嘗試以改善干擾因素。例如，提出 形成具有翼形間隔物W的隔離層17而不是形成平面形介電層的方法，該 翼形間隔物W在半導(dǎo)體襯底11上的隧道氧化物層13的側(cè)壁上形成，如圖 1所示。在隔離層17上形成介電層19和控制柵極21。

通過將隔離層17頂表面中心部的有效場氧化物高度(EFH)降低至低 于在隧道氧化物層13側(cè)壁上形成的隔離層17的高度，從而形成該翼形間 隔物W。通過形成翼形間隔物W，隔離層17的頂表面設(shè)置為U形。因此， 在隔離層17上形成的介電層19的表面可具有U形，因此在U形介電層 19上形成的控制柵極21在浮置柵極15之間深深形成。如上所述，在浮置 柵極15之間形成的控制柵極21可改善干擾效應(yīng)。

然而，如果如上所述降低隔離層17的頂表面中心部的EFH，那么隧 道氧化物層13和控制柵極21之間的距離減小。因此，由于隧道氧化物層 13的循環(huán)Vt偏移增加，隧道氧化物層13的性能可劣化。

同時，如果由于器件的高度集成導(dǎo)致浮置柵極15之間的距離變窄，使 得隔離層17的翼形間隔物W之間的距離變窄，那么介電層19可填充翼形 間隔物W之間的距離。因此，由于控制柵極21在浮置柵極15之間深深形 成，使得控制柵極21的底部不能降低，所以很難改善干擾效應(yīng)。

發(fā)明內(nèi)容

一個或多個實施方案涉及一種快閃存儲器件及其制造方法，其能夠改 善干擾效應(yīng)并確保隧道氧化物層和控制柵極之間的距離，即使是單元之間 距離變窄。

根據(jù)一個實施方案的快閃存儲器件可包括：在半導(dǎo)體襯底的隔離區(qū)上 形成的隔離層；在半導(dǎo)體襯底的有源區(qū)上形成的隧道絕緣層；在隧道絕緣 層上形成的第一導(dǎo)電層；和在第一導(dǎo)電層和隔離層上形成的介電層。介電 層在其上可形成有凹槽，以使得隔離層可以通過該凹槽而暴露。可在隔離 層上形成溝槽并且通過所述凹槽而暴露，可在包括溝槽的介電層上形成第 二導(dǎo)電層。

在根據(jù)一個實施方案的快閃存儲器件中，可形成隔離層，使得隔離層 的表面位于半導(dǎo)體襯底的有源區(qū)的表面上方和第一導(dǎo)電層的表面下方。

可在隔離層頂部的中心部形成介電層。

可在隔離層的中心部形成溝槽。此外，溝槽延伸直至對應(yīng)于半導(dǎo)體襯 底有源區(qū)的表面的深度。

根據(jù)各實施方案的快閃存儲器件還可包括第二導(dǎo)電層，第二導(dǎo)電層在 介電層上形成并設(shè)置為使得在其間穿過的凹槽能夠暴露。