[發明專利]有源矩陣式顯示裝置的像素結構

無效

• 申請號: 200910134853.3
• 申請日: 2009-04-09
• 公開（公告）號: CN101859791A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 劉俊彥;柯凱元;蔡軒名;吳元均;張立勛
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/32
• 分類號: H01L27/32;G09G3/32;G09G3/20
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 翟羽

技術領域

本發明關于一種有源矩陣式顯示裝置的像素結構，特別是有關于一種具有分流電路的有源矩陣式顯示裝置的像素結構。

背景技術

當前，有機發光二極管(organic?light?emitting?diode，OLED)已成為新型平板顯示面板的發展重點，OLED可廣泛應用于液晶顯示器、各式背光源、通訊及數碼產品等。

請參見圖1，圖1為傳統的一種有源矩陣式顯示裝置的像素10的電路圖。像素10包括公知的一種驅動電路11和發光組件(OLED)12。驅動電路11包括第一薄膜晶體管M1、第二薄膜晶體管M2、第三薄膜晶體管M3、第四薄膜晶體管M4、第五薄膜晶體管M5以及電容Cst，其中，第四薄膜晶體管M4用以產生驅動OLED12的驅動電流，以使OLED12發光。第一薄膜晶體管M1的漏極耦接至數據電壓(Vdata)，柵極耦接至第一掃描電壓(Scan)，源極耦接至第二薄膜晶體管M2的漏極和第四薄膜晶體管M4的柵極。第二薄膜晶體管M2的柵極耦接至第二掃描電壓(XScan)，源極耦接至第三薄膜晶體管M3的漏極和電容Cst的第一端。第三薄膜晶體管M3的柵極也耦接至第一掃描電壓(Scan)，源極耦接至接地電位GND。第四薄膜晶體管M4的源極耦接至第五薄膜晶體管M5的漏極和電容Cst的第二端，漏極耦接至OLED12的正極。第五薄膜晶體管M5的柵極耦接至發射電壓(EM)，源極耦接至正電壓(VDD)。而OLED12的負極耦接至電壓VSS，其中VSS為負電壓或接地電位。

請參見圖2，圖2為公知的一種驅動電路11的Scan、XScan及EM的時序圖。在放電(discharging)階段S1，當Vdata寫入低灰階時，例如Vdata約為0.05V，此時第四薄膜晶體管M4的源極電壓Vs＝VDD＝5V，柵極電壓Vg＝Vdata≈0.05V，Vsg＝Vs-Vg≈4.95V，故會產生定電流Ids約4.4uA流經OLED12。此定電流Ids會造成光泄漏(light?leakage)，降低顯示對比值和發光組件12的壽命。

發明內容

針對上述技術問題，本發明通過加入一個薄膜晶體管和參考電壓線路來分流驅動電路產生的電流，從而達到提高顯示畫面對比度及不影響OLED壽命的目的。

本發明提供一種有源矩陣式顯示裝置的像素結構，包含驅動電路、發光組件和分流電路。驅動電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管以及存儲電容；該第一薄膜晶體管的漏極耦接至數據電壓，柵極耦接至第一掃描電壓，源極耦接至該第二薄膜晶體管的漏極和該第四薄膜晶體管的柵極；該第二薄膜晶體管的柵極耦接至第二掃描電壓，源極耦接至該第三薄膜晶體管的漏極和該存儲電容的第一端；該第三薄膜晶體管的柵極耦接至該第一掃描電壓，源極耦接至第一參考電壓；該第四薄膜晶體管的源極耦接至該第五薄膜晶體管的漏極和該存儲電容的第二端；該第五薄膜晶體管的柵極耦接至發射電壓，源極耦接至正電壓。發光組件的正極耦接至該第四薄膜晶體管的漏極，負極耦接至公共電壓。分流電路包含第六薄膜晶體管，該第六薄膜晶體管的柵極耦接至該第一掃描電壓，該第六薄膜晶體管的源極耦接至該第四薄膜晶體管的漏極，該第六薄膜晶體管的漏極耦接至第二參考電壓。

通過本發明，可提高顯示畫面對比度，且不影響OLED使用壽命。

附圖說明

圖1為傳統的一種有源矩陣式顯示裝置的像素的電路圖；

圖2為一種驅動電路的時序圖；

圖3為本發明的有源矩陣式顯示裝置的像素的電路圖。

具體實施方式

為使對本發明的目的、構造、特征、及其功能有進一步的了解，茲配合實施例詳細說明如下。