[發明專利]具有芯片選通電極的半導體封裝和堆疊半導體封裝

無效

• 申請號: 200910134523.4
• 申請日: 2009-04-17
• 公開（公告）號: CN101567346A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 鄭冠鎬
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/482;H01L23/488;H01L23/52
• 代理公司: 北京市柳沈律師事務所
• 代理人: 李昕巍

1.一種半導體封裝，包括：

半導體芯片，包括電路單元、數據焊墊及芯片選擇焊墊，其中所述各數 據焊墊和芯片選擇焊墊都電連接到該電路單元；以及

至少二個芯片選通電極，用來接收信號，該芯片選通電極貫穿該芯片選 擇焊墊和該半導體芯片，其中一個貫通電極為第一貫通電極，其電連接到該 半導體芯片的芯片選擇焊墊，而其余的貫通電極為一個或多個第二貫通電 極，其與該芯片選擇焊墊電絕緣。

2.根據權利要求1所述的半導體封裝，其中所述芯片選擇焊墊包括導電 層，其中該導電層電連接到該第一貫通電極，并包括一個或多個開口用以絕 緣該一個或多個第二貫通電極。

3.根據權利要求1所述的半導體封裝，其中所述第一貫通電極和該一個 或多個第二貫通電極設置成矩陣形式。

4.根據權利要求1所述的半導體封裝，其中所述芯片選擇焊墊的數目至 少為兩個。

5.根據權利要求1所述的半導體封裝，其中所述芯片選擇焊墊的面積大 于該數據焊墊的面積。

6.一種堆疊半導體封裝，包括：

多個堆疊半導體芯片，每個半導體芯片都具有電路單元、數據焊墊及芯 片選擇焊墊；以及

多個芯片選通電極，貫穿該芯片選擇焊墊和具有該芯片選擇焊墊的該半 導體芯片，其中該芯片選通電極接收芯片選擇信號；

其中對應于該半導體芯片之一的該芯片選擇焊墊電連接到該多個芯片 選通電極之一，用以接收該芯片選擇信號來選擇所對應的該半導體芯片，并 且與用以接收芯片選擇信號來選擇其他半導體芯片的其他的芯片選通電極 電絕緣。

7.根據權利要求6所述的堆疊半導體封裝，其中每個芯片選擇焊墊都包 括導電層，并且用以接收該芯片選擇信號來選擇所對應的半導體芯片的芯片 選通電極電連接到該導電層。

8.根據權利要求7所述的堆疊半導體封裝，其中相應的一個所述半導體 芯片的各芯片選擇焊墊的導電層包括一個或多個開口，以將該芯片選擇焊墊 與相應的芯片選通電極電絕緣，該相應的芯片選通電極用來接收該芯片選擇 信號而選擇其他的半導體芯片。

9.根據權利要求7所述的堆疊半導體封裝，其中相應的一個所述半導體 芯片的各芯片選擇焊墊的導電層包括絕緣構件，以將該芯片選擇焊墊與相應 的芯片選通電極電絕緣，該相應的芯片選通電極用來接收該芯片選擇信號而 選擇其他的半導體芯片。

10.根據權利要求6所述的堆疊半導體封裝，其中所述半導體芯片的芯 片選擇焊墊至少為兩個。

11.根據權利要求6所述的堆疊半導體封裝，其中所述芯片選通電極設 置成矩陣形式。

12.根據權利要求6所述的堆疊半導體封裝，其中所述該芯片選通電極 設置在貫通孔內，該貫通孔貫穿該芯片選擇焊墊和具有該芯片選擇焊墊的該 半導體芯片。

13.根據權利要求6所述的堆疊半導體封裝，其中所述芯片選通電極的 數目等于或大于該堆疊半導體芯片的數目。

14.根據權利要求6所述的堆疊半導體封裝，其中所述芯片選擇焊墊的 面積大于該數據焊墊的面積。

15.一種堆疊半導體封裝，包括：

多個堆疊半導體芯片，每個半導體芯片都具有電路單元、數據焊墊及芯 片選擇焊墊；其中每個半導體芯片包括：

一個或多個芯片選通電極，貫穿該芯片選擇焊墊和該半導體芯片的本 體，其中至少一個芯片選通電極為電連接到該芯片選擇焊墊的第一貫通電 極，而其余的芯片選通電極為與該芯片選擇焊墊電絕緣的第二貫通電極；

其中該堆疊半導體芯片的芯片選通電極互相對準，以致任一半導體芯片 的該第一貫通電極對準于各其它半導體芯片的任一該第二貫通電極。