[發明專利]半導體器件及其制造方法

無效

• 申請號: 200910133629.2
• 申請日: 2009-04-02
• 公開（公告）號: CN101552276A
• 公開（公告）日: 2009-10-07
• 發明（設計）人: 金相民
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/528;H01L23/485;H01L21/8247;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 劉繼富;顧晉偉

相關申請

本申請要求2008年4月4日提交的韓國專利申請No.10-2008-0031619的優先權，通過引用將其全部內容并入本文。

技術領域

本發明涉及一種半導體存儲器件及其制造方法，更具體涉及一種半導體存儲器件，其中相鄰位線的側表面不彼此面對，以減小形成于相鄰位線之間的寄生電容器的電容，從而使得半導體存儲器件的操作速度得到改善和防止在接觸塞中產生空隙。

背景技術

近年來，對于具有高集成度和性能改善的半導體存儲器件已經積極地進行研究。以下詳細描述由高集成度NAND快閃存儲器件所導致的問題。

NAND型快閃存儲器件包含多個單元串。每個單元串包括彼此串聯連接的源極選擇晶體管、多個存儲單元和漏極選擇晶體管。源極選擇晶體管的源極連接至公共源極線，漏極選擇晶體管的漏極連接至位線。源極選擇晶體管的柵極彼此連接以形成源極選擇線，漏極選擇晶體管的柵極彼此連接以形成漏極選擇線，存儲單元的柵極彼此連接以形成字線。

包括字線、源極選擇線和漏極選擇線的柵極圖案具有其中依次層疊隧道絕緣層、浮置柵極、介電層和控制柵極的結構。介電層包括接觸孔，源極選擇線的浮置柵極和漏極選擇線的浮置柵極通過該接觸孔而暴露。通過接觸孔暴露的浮置柵極電連接至控制柵極。

包括柵極圖案的快閃存儲器件的下部結構被絕緣層覆蓋，使得下部結構與包括公共源極線和位線的上部結構相隔離。上部結構和下部結構通過形成于絕緣層中的接觸孔以及形成于所述接觸孔中的接觸塞進行電連接。

由于存儲器件變得高度集成，所以位線之間的距離變得較小。在位線之間形成絕緣層，并且位線的側表面彼此相對。因此，形成于位線之間的寄生電容器的電容與位線之間的距離呈反比例增加。形成于位線之間的寄生電容器的電容的增加導致阻容(RC)性能降低半導體存儲器件的操作速度。

因此，需要具有形成于位線之間的寄減小的生電容器電容的高集成度半導體存儲器件。

隨著半導體存儲器件變得更加高度集成，多個圖案形成為具有其中在圖案之間布置絕緣層的堆疊結構。因此，接觸孔的深寬比增加。接觸孔深寬比的增加導致在形成接觸塞時產生空隙，并且所述空隙導致劣質的半導體存儲器件。

因此，需要適于高集成度并且能夠防止在接觸塞中產生空隙的半導體存儲器件。

發明內容

半導體存儲器件具有不彼此面對的相鄰位線的側表面以減小形成于相鄰位線之間的寄生電容器的電容。這使得半導體存儲器件的操作速度能夠得到改善并且防止在接觸塞中產生空隙。

根據本發明的半導體存儲器件包括形成于半導體襯底上的接觸塞。每個接觸塞均布置于柵極圖案之間。第一和第二導電墊(pad)在不同方向上延伸并且連接至接觸塞。在第一和第二導電墊的延伸的外周上分別形成第一和第二墊接觸塞。第一墊接觸塞的每一個的高度均與第二墊接觸塞的每一個的高度不同。第一位線分別連接至第一墊接觸塞；第二位線分別連接至第二墊接觸塞。

一種制造半導體存儲器件的方法，包括：提供其上形成具有結區和接觸塞的半導體襯底。每個結區均形成于柵極圖案之間，每個接觸塞在第一絕緣層中連接至相應的結區，所述柵極圖案被第一絕緣層所覆蓋。形成第二絕緣層并且該第二絕緣層包括第一和第二墊孔。第一和第二墊孔在不同方向上延伸。第一和第二墊孔暴露接觸塞。第一和第二導電墊分別形成于第一和第二墊孔中。形成第三絕緣層并且該第三絕緣層包括雙鑲嵌圖案和墊接觸孔。雙鑲嵌圖案暴露出每一個第一導電墊的延伸部分，每個墊接觸孔暴露出一個第二導電墊的延伸部分。第一墊接觸塞和第一位線形成于雙鑲嵌圖案中，第二墊接觸塞形成于每一個墊接觸孔中。形成包括溝槽的第四絕緣層，每個溝槽暴露一個第二墊接觸塞。然后在每個溝槽中形成第二位線。