[發明專利]驗證集成電路效能模型的方法

有效

• 申請號: 200910131892.8
• 申請日: 2009-04-09
• 公開（公告）號: CN101859330A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 魯埃爾·納什;白鈺;李曉偉
• 申請（專利權）人: 輝達公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

1.一種驗證集成電路效能模型的方法，包含：

(a)取得存取存儲器的請求的統計數目與其對應等待時間值；

(b)根據該統計數目與該對應等待時間值產生至少一等待時間的函數；

(c)將一隨機數代入該等待時間的函數以取得一等待時間值；以及

(d)根據所取得的等待時間值驗證該集成電路效能模型的邏輯。

2.根據權利要求1所述的方法，其中該等待時間的函數為分段線性函數。

3.根據權利要求2所述的方法，其中步驟(a)：在該對應等待時間值的范圍內決定至少一第一范圍與一第二范圍，以及導出在該第一范圍內所累積的請求的第一請求數目與在該第二范圍內所累積的請求的第二請求數目。

4.根據權利要求3所述的方法，其中步驟(b)：根據該第一請求數目產生該第一范圍的第一分段線性函數，以及根據該第二請求數目產生該第二范圍的第二分段線性函數。

5.根據權利要求4所述的方法，其中該第一范圍與該第二范圍不相等。

6.根據權利要求4所述的方法，其中該第一范圍與該第二范圍不相鄰。

7.根據權利要求4所述的方法，其中另有請求累積在該第一范圍與該第二范圍以外的第三范圍。

8.根據權利要求4所述的方法，其中從該統計數目的范圍中選擇該隨機數。

9.根據權利要求4所述的方法，其中該第一范圍內所累積的請求與在該第二范圍內所累積的請求合計為一總和，而步驟(a)：導出在該第一范圍內所累積的請求相對于該總和的第一比例，以及導出在該第二范圍內所累積的請求相對于該總和的第二比例；

其中步驟(b)還以該第一比例決定該第一分段線性函數的區段，以該第二比例決定該第二分段線性函數的區段。

10.根據權利要求9所述的方法，其中從0至1之間選擇選擇該隨機數。

11.一種設計集成電路的方法，包含：

編寫該集成電路的源編碼；

產生該集成電路的效能模型；以及

驗證該效能模型，該步驟還包含：

(a)取得存取存儲器的請求的統計數目與其對應等待時間值；

(b)根據該統計數目與該對應等待時間值產生至少一等待時間的函數；

(c)將一隨機數代入該等待時間的函數以取得一等待時間值；以及

(d)根據所取得的等待時間值驗證該效能模型的邏輯。

12.根據權利要求11所述的方法，其中該等待時間的函數為分段線性函數。

13.根據權利要求12所述的方法，其中步驟(a)：在該對應等待時間值的范圍內決定至少一第一范圍與一第二范圍，以及導出在該第一范圍內所累積的請求的第一請求數目與在該第二范圍內所累積的請求的第二請求數目。

14.根據權利要求13所述的方法，其中步驟(b)：根據該第一請求數目產生該第一范圍的第一分段線性函數，以及根據該第二請求數目產生該第二范圍的第二分段線性函數。

15.根據權利要求14所述的方法，其中該第一范圍內所累積的請求與在該第二范圍內所累積的請求合計為一總和，而步驟(a)：導出在該第一范圍內所累積的請求相對于該總和的第一比例，以及導出在該第二范圍內所累積的請求相對于該總和的第二比例；

其中步驟(b)還以該第一比例決定該第一分段線性函數的區段，以該第二比例決定該第二分段線性函數的區段。

16.一種動態仿真存儲器等待時間以設計集成電路的方法，包含：

編寫該集成電路的源編碼；

產生該集成電路的效能模型；以及

驗證該效能模型，該步驟還包含：

(a)取得存取存儲器的請求的統計數目與其對應等待時間值；

(b)根據該統計數目與該對應等待時間值產生至少一等待時間的函數；

(c)將一隨機數代入該等待時間的函數以取得一等待時間值；

(d)將另一隨機數代入該等待時間的函數以取得另一等待時間值；以及

(e)根據所取得的等待時間值驗證該效能模型的邏輯。

17.根據權利要求16所述的方法，其中該等待時間的函數為分段線性函數。