[發明專利]高耐壓半導體集成電路裝置、電介質分離型半導體裝置

有效

• 申請號: 200910130270.3
• 申請日: 2007-03-09
• 公開（公告）號: CN101521213A
• 公開（公告）日: 2009-09-02
• 發明（設計）人: 渡邊篤雄;本田光利;石塚典男;伊藤昌弘;田畑利仁;栗田信一;神岡秀和
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762;H01L21/31
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發明涉及利用SOI(Silicon?On?Insulator或Semiconductor?OnInsulator)基板并且通過溝槽(trench)進行元件間分離的半導體集成電路裝置，尤其涉及用于智能功率器件(intelligent?power?device)的半導體集成電路裝置，還涉及為了元件間絕緣利用電介質分離方式的半導體裝置及其制造方法。?

背景技術

在絕緣膜上形成半導體層的SOI基板上、形成晶體管和電阻等元件的半導體集成電路裝置，通過寄生電容的降低可實現μs數量級以下高速的開關動作和100V以上的高耐壓化，從而具有不產生鎖定(1atch)等的高可靠性。關于SOI基板在專利文獻1中有記載，并且對溝槽型的元件分離結構也進行了詳細敘述。?

圖2表示專利文獻1公開的溝槽型元件分離結構。圖2中符號1表示硅支撐基板，2為埋入氧化膜，3為元件區域，4為埋入多晶硅膜，5、6為側面氧化膜，7為溝槽，8為埋入n+區域，并且采用溝槽7將元件區域分離的結構。另外，在側面氧化膜5之間配置有埋入多晶硅膜4。?

另外，已提出了下述方案：在電動機控制用的半導體裝置中，通過硅氧化膜等電介質材料包圍各個元件并且通過高電壓使元件間及元件和基板之間絕緣分離，從而將高耐壓元件、大電流輸出電路及中耐壓、低耐壓的邏輯電路集成化的電介質分離型半導體裝置的方案。專利文獻2中公開了這樣的半導體裝置的示例。?

圖19表示利用單片變換器(インバ一タ，inverter)的電介質分離型半導體裝置的電動機驅動系統。由粗線框圍住的部分是同一晶片(wafer)內所集成化的單片變換器的電介質分離型半導體裝置。該半導體裝置具備：驅動負荷電動機的IGBT、將對該IGBT的開關動作進行控制的上下?MOS晶體管作為基板構成的驅動電路、產生PWM控制信號的電路、將它們分配給各相的電路等。并且，還具備：具有與控制系統全體的數字控制IC之間的接口的未圖示的控制邏輯電路、未圖示的各種保護電路等。?

在此，圖20表示專利文獻2所示的能夠在圖19的系統中使用的高耐壓IGBT的剖視圖。圖20(a)中，具有形成IGBT的各功能區域的低雜質濃度區域610，其中形成有n+型高雜質濃度的發射極區域601、柵極電極602、p+型高雜質濃度的集電極區域603、包圍集電極區域603的n型雜質濃度區域630、形成溝道的p型雜質區域620等功能區域。另外，605為硅支撐基板，606為第一氧化膜，705為第二氧化膜，704為多晶硅，640為n+型高雜質濃度區域。通過氧化膜606、705電介質分離形成有上述IGBT的低雜質濃度的n-半導體區域610。圖20(b)是IGBT的集電極和發射極之間施加電壓形成截止狀態時的圖。?

在專利文獻1中，對溝槽7形成后在基板表面形成的氧化膜幾乎沒有描述。根據基板表面上形成的氧化膜的形狀，通過溝槽上部所形成的多晶硅布線的電位的影響，可使溝槽內部形成的氧化膜上施加的電壓受到變動。實際上，在對形成在表面的氧化膜上的多晶硅布線、元件區域上的電極賦予電位的情況下，產生對溝槽的兩端所形成的側面氧化膜5、6不能施加均等的電壓的問題。?

關于這一點，在具體例中進行說明。在氧化膜的絕緣耐壓為300V時，如果對溝槽兩端的側面氧化膜5、6施加均等的電壓，則絕緣耐壓合計為600V。但是在對側面氧化膜5施加比側面氧化膜6多10％的電壓時，由于在對側面氧化膜5施加300V、對側面氧化膜6施加270V這樣不均等的電壓時，元件產生絕緣破壞，從而元件整體的絕緣耐壓從600V降低至570V。?

另外，在專利文獻2公開的現有結構(圖20)的情況下，由于低雜質濃度區域610較薄而不形成中性區域，在施加截止電壓時使載流子缺乏的區域即耗盡層在低雜質區域610內擴大，從而介由該耗盡層電容而使發射極區域601、柵極氧化膜電容、集電極區域603等與支撐基板605之間產生容性耦合。也就是，在圖20所示的現有IGBT中，支撐基板605所產生的噪聲電壓(noise?voltage)介由第一氧化膜606形成的電容C_OX和元件的?耗盡層電容、柵極電容作為圖中箭頭所示的位移電流并在柵極中傳導(參照圖20(b))。其結果，柵極端子的電位上升，當高于規定電壓(將其稱為“閾電壓”)時，不能維持截止狀態而切換為以低阻抗流動電流的導通狀態，從而使半導體裝置誤動作。為了避免該誤動作，需要采用沒有上述容性耦合的元件結構。也就是，讓低雜質濃度區域610的厚度充分增大而即使耗盡層延伸也不與氧化膜606接觸，只要殘留電中性區域即可。?