[發明專利]封裝基板以及芯片封裝結構

有效

• 申請號: 200910129666.6
• 申請日: 2009-03-18
• 公開（公告）號: CN101840903A
• 公開（公告）日: 2010-09-22
• 發明（設計）人: 黃敏娥
• 申請（專利權）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/12;H01L23/482;H01L21/48
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

技術領域

本發明是關于一種封裝基板以及包含該封裝基板的芯片封裝結構，并且特別地，根據本發明的封裝基板具有多個根相鄰排列且具有缺口的虛設引腳，并且任兩相鄰的虛設引腳的缺口錯開排列不相鄰。

背景技術

既有的芯片封裝型態包含一種以可撓曲的基板作為芯片承載件的卷帶自動接合封裝(Tape?Automated?Bonding，TAB)技術，其包含：卷帶承載封裝(Tape?Carrier?Package，TCP)、薄膜覆晶封裝(Chip?On?Film，COF)等。此類封裝型態是將芯片固定于柔性封裝基板上，并以芯片的凸塊或焊墊，與柔性封裝基板的導電層對位加熱加壓接合，為目前常見的芯片封裝技術之一，特別是應用于液晶顯示器的驅動芯片的封裝。

請一并參閱圖1以及圖2，圖1系繪示先前技術的封裝基板9的上視圖；圖2則繪示圖1中虛線圍繞區域的放大示意圖。如圖1所示，該封裝基板9包含一柔性介電層90、多個根功能引腳920以及多個根虛設引腳922，且該多個根功能引腳920以及多個根虛設引腳922設置于該柔性介電層90上(于實務中，該多個根功能引腳920以及多個根虛設引腳922是由一導電層以例如蝕刻方式圖案化而成)。

此外，該柔性介電層90上定義有一芯片接合區900，芯片是設置于該芯片接合區900內，并且芯片的凸塊或焊墊可與該多個根功能引腳920加熱加壓接合。

進一步，這些虛設引腳922皆包含一第一部分922a以及一第二部分922b，且該第一部分922a以及該第二部分922b借由一缺口922c分隔而互不相連。因此，這些虛設引腳922并無實質的信號傳遞功能，其設置是為了減少柔性介電層90上無布設引腳的空白區域，可補強柔性介電層90的強度。此外，虛設引腳922也可與芯片接點(如前述的凸塊或焊墊)做接合，以平均分散接合壓力，并提供支撐芯片的功效。

此外，當虛設引腳922與芯片接點接合時，可能會有部分電荷自芯片流到虛設引腳922，并在虛設引腳922中流動，進而對功能引腳920產生電性干擾。因此，虛設引腳922的缺口922c可切斷電荷流通路徑，避免對功能引腳920產生電性干擾。因此，缺口922c的位置可盡量靠近芯片接合區900，使這些虛設引腳922的該第一部份922a盡可能縮短，即盡早斷掉電荷流通路徑以達較佳效果。

此外，如圖1所示，除了直線型態的虛設引腳922之外，先前技術中的封裝基板9還包含了多個根回圈虛設引腳924。回圈虛設引腳924雖未與芯片接合，但可能受到旁邊有電流的功能引腳誘發逐漸蓄積電荷，且因為其為回路狀，電荷于回路中不斷流動，也可能對相鄰的功能引腳920產生電性干擾。因此，這些回圈虛設引腳924也會作缺口924c設計，以避免對旁邊功能引腳920產生電性干擾。

進一步，如圖2所示，于先前技術中，這些虛設引腳922的缺口922c皆位在同一基準線94上，因而形成一缺口區96。這些回圈虛設引腳924的缺口924c皆位在同一基準線95上，形成一缺口區97。然而，于蝕刻過程中，蝕刻液體容易聚集于該缺口區96、97形成渦流，造成與該缺口區96、97相鄰的功能引腳920過度蝕刻(overetched)，致使這些功能引腳920變薄或甚至斷裂，進而影響其功能。

發明內容

因此，本發明的一方面在于提供一種具有多個根相鄰排列并具有缺口的虛設引腳的封裝基板，并且任兩相鄰的虛設引腳的缺口錯開排列不相鄰，可解決先前技術中位于缺口兩側的功能引腳過度蝕刻的問題。

根據一具體實施例，本發明的封裝基板包含一柔性介電層以及一導電層。該柔性介電層定義有一芯片接合區，用以設置一芯片。該導電層設置于該柔性介電層上，并且包含多個根功能引腳以及多個根虛設引腳。這些功能引腳分別由該芯片接合區內向外延伸。這些虛設引腳相鄰排列，其中每一虛設引腳具有一缺口。特別地，這些缺口分別位于N條基準線上，N是大于或等于2的一正整數。換言之，這些缺口不會全部位于同一條基準線上。此外，于實務中，該N條基準線大致上相互平行。

本發明的另一方面在于提供一種芯片封裝結構，以解決先前技術中的問題。