[發(fā)明專利]絕緣柵型半導(dǎo)體裝置及其制造方法

無效

• 申請?zhí)枺?/td>: 200910128528.6
• 申請日: 2009-03-16
• 公開（公告）號: CN101533855A
• 公開（公告）日: 2009-09-16
• 發(fā)明（設(shè)計(jì)）人: 宮原正二;須磨大地
• 申請（專利權(quán)）人: 三洋電機(jī)株式會(huì)社;三洋半導(dǎo)體株式會(huì)社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/36;H01L21/336;H01L21/20;H01L21/265
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 岳雪蘭

1.一種絕緣柵型半導(dǎo)體裝置，其特征在于，具有：

p型半導(dǎo)體基板；

設(shè)置在該半導(dǎo)體基板上的第一n型半導(dǎo)體層；

設(shè)置在該第一n型半導(dǎo)體層上的第二n型半導(dǎo)體層；

設(shè)置在該第二n型半導(dǎo)體層上的第三n型半導(dǎo)體層；

以從所述第一n型半導(dǎo)體層到達(dá)所述半導(dǎo)體基板的深度而被埋入的高濃度n型雜質(zhì)區(qū)域；

以從所述第二n型半導(dǎo)體層到達(dá)所述第一n型半導(dǎo)體層的深度而被埋入的高濃度的第一p型雜質(zhì)區(qū)域；

以從所述第三n型半導(dǎo)體層到達(dá)所述第二n型半導(dǎo)體層的深度而被埋入的第二p型雜質(zhì)區(qū)域；

設(shè)置在所述第三n型半導(dǎo)體層且與所述第二p型雜質(zhì)區(qū)域相接的第三p型雜質(zhì)區(qū)域；

設(shè)置在所述第三p型雜質(zhì)區(qū)域表面的絕緣柵型半導(dǎo)體元件區(qū)域；

在所述第二p型雜質(zhì)區(qū)域及第三p型雜質(zhì)區(qū)域的外側(cè)，設(shè)置深度為從所述第三n型半導(dǎo)體層表面到達(dá)所述第一p型雜質(zhì)區(qū)域的p型導(dǎo)電區(qū)域；

與所述絕緣柵型半導(dǎo)體元件區(qū)域連接的第一電極及第二電極；

與所述p型導(dǎo)電區(qū)域連接的第三電極。

2.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第二p型雜質(zhì)區(qū)域和所述第三p型雜質(zhì)區(qū)域，相比所述第一p型雜質(zhì)區(qū)域，雜質(zhì)濃度為低濃度。

3.如權(quán)利要求2所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第二p型雜質(zhì)區(qū)域和所述第三p型雜質(zhì)區(qū)域具有相同的雜質(zhì)濃度。

4.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第二p型雜質(zhì)區(qū)域與所述第一p型雜質(zhì)區(qū)域相接。

5.一種絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，具有以下工序：

準(zhǔn)備p型半導(dǎo)體基板，在表面擴(kuò)散高濃度的n型雜質(zhì)，并在所述半導(dǎo)體基板上形成第一n型半導(dǎo)體層的工序；

在該第一n型半導(dǎo)體層表面注入高濃度的第一p型雜質(zhì)，在所述第一n型半導(dǎo)體層上形成第二n型半導(dǎo)體層的工序；

在該第二n型半導(dǎo)體層表面注入第二p型雜質(zhì)，在該第二p型雜質(zhì)區(qū)域的外側(cè)注入第一p型導(dǎo)電區(qū)域形成雜質(zhì)，在所述第二n型半導(dǎo)體層上形成第三n型半導(dǎo)體層的工序；

在該第三n型半導(dǎo)體層表面的所希望的區(qū)域注入第三p型雜質(zhì)，在該第三p型雜質(zhì)區(qū)域的外側(cè)注入第二p型導(dǎo)電區(qū)域形成雜質(zhì)的工序；

通過熱處理擴(kuò)散所述第一p型雜質(zhì)～第三p型雜質(zhì)及第一p型導(dǎo)電區(qū)域形成雜質(zhì)、第二p型導(dǎo)電區(qū)域形成雜質(zhì)，并分別形成如下區(qū)域的工序：以從所述第一n型半導(dǎo)體層到達(dá)所述半導(dǎo)體基板的深度而被埋入的n型雜質(zhì)區(qū)域；以從所述第二n型半導(dǎo)體層到達(dá)所述第一n型半導(dǎo)體層的深度而被埋入的高濃度的第一p型雜質(zhì)區(qū)域；以從所述第三n型半導(dǎo)體層到達(dá)所述第二n型半導(dǎo)體層的深度而被埋入的第二p型雜質(zhì)區(qū)域；設(shè)置在所述第三n型半導(dǎo)體層并與所述第二p型雜質(zhì)區(qū)域相接的第三p型雜質(zhì)區(qū)域；在所述第二p型雜質(zhì)區(qū)域及第三p型雜質(zhì)區(qū)域的外側(cè)，從所述第三n型半導(dǎo)體層表面到達(dá)所述第一p型雜質(zhì)區(qū)域的p型導(dǎo)電區(qū)域；

在所述第三p型雜質(zhì)區(qū)域表面形成絕緣柵型半導(dǎo)體元件區(qū)域的工序；

形成與所述絕緣柵型半導(dǎo)體元件區(qū)域連接的第一電極及第二電極，與所述p型導(dǎo)電區(qū)域連接的第三電極的工序。

6.如權(quán)利要求5所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，所述第二p型雜質(zhì)區(qū)域和所述第三p型雜質(zhì)區(qū)域，相比所述第一p型雜質(zhì)區(qū)域，雜質(zhì)濃度形成為低濃度。

7.如權(quán)利要求6所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，所述第二p型雜質(zhì)區(qū)域和所述第三p型雜質(zhì)區(qū)域形成為相同的雜質(zhì)濃度。

8.如權(quán)利要求5所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，所述第二p型雜質(zhì)區(qū)域與所述第一p型雜質(zhì)區(qū)域相接。