[發(fā)明專利]非易失性動態(tài)隨機存取存儲設(shè)備

無效

• 申請?zhí)枺?/td>: 200910128114.3
• 申請日: 2004-08-18
• 公開（公告）號: CN101494084A
• 公開（公告）日: 2009-07-29
• 發(fā)明（設(shè)計）人: 安進弘;洪祥熏;樸榮俊;李相敦;金一旭;裵基鉉
• 申請（專利權(quán)）人: 海力士半導體有限公司
• 主分類號: G11C14/00
• 分類號: G11C14/00;G11C16/04
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 楊林森;康建峰

本申請是申請?zhí)枮?00410058544X的中國專利申請的分案申 請。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導體存儲設(shè)備，尤其涉及一種非易失性動態(tài) 隨機存取存儲設(shè)備(NVDRAM)及其操作方法。

背景技術(shù)

一般而言，半導體存儲設(shè)備可以分成隨機存取存儲器(以下簡稱 RAM)和只讀存儲器(以下簡稱ROM)。RAM是易失性的，而ROM則是非 易失性的。換言之，即使移走電源，ROM還能保持存儲的數(shù)據(jù)，但 是，若移走電源，則RAM就不能保持存儲的數(shù)據(jù)。

已發(fā)展的許多RAM采用場效晶體管的存儲電荷能力的優(yōu)點，而 當作存儲單元。此單元本質(zhì)上可以是動態(tài)的或靜態(tài)的。眾所周知， 動態(tài)單元可以只采用一個場效晶體管，而靜態(tài)單元則可以正反組態(tài) 排列。因為當供應(yīng)到存儲器的電源供電電壓失去或關(guān)閉時，存儲在 這些單元中的信息就會失去，所以這幾種單元稱為易失性單元。在 必需保持存儲的易失信息的情形下，必需將替代性電源，如電池系 統(tǒng)，連接到存儲器，以在主電源失效的情形下使用。

圖1A為傳統(tǒng)易失性動態(tài)RAM器件中的動態(tài)單元的電路圖。

如圖所示，使用電容器Cap存儲數(shù)據(jù)，即，邏輯高或低數(shù)據(jù)″1″ 或″0″。當MOS晶體管MOS通過字線電壓Vg導通時，電容器Cap響 應(yīng)位線電壓Vb1充電或放電。位線電壓Vb1在邏輯高電平時，則電 容器Cap被充電，即存儲′1″。否則，電容器Cap放電，即存儲″0″。 在此，電容器Cap的板線由板線電壓Vcp供應(yīng)。一般而言，板線電 壓Vcp為0V或供電電壓的一半。

同時，為了不用替代性電源就能保持信息，習知的器件能提供 可變閾值電壓，如具有金屬-氮化物-氧化物-硅(MNOS)的場效晶體 和具有浮動柵極的場效晶體管，而且也能長期以非易失方式存儲信 息。通過將非易失性器件并入存儲單元，當主電源發(fā)生電源中斷或 失效時，不需要備份或替代性電源，以保留信息，就可以提供正常 操作的揮發(fā)性單元。

使用非易失性MNOS晶體管或相關(guān)器件的非易失性存儲單元能 夠保留易失性地存儲在單元中的信息一段適當?shù)臅r間周期。但是， 這些器件需要高壓脈沖，用于寫入和擦除信息。

下面，將參考美國專利，詳細說明傳統(tǒng)非易失性動態(tài)單元。

例如，一篇由J.J.Chang和R.A.Kenyon在1975年10月 28日發(fā)表，發(fā)明名稱為″DYNAMIC?MEMORY?WITH?NON-VOLATILE? BACK-UP?MODE″的常被引用的美國專利第3,916,390號，其揭露了使 用二氧化硅和氮化硅構(gòu)成的雙絕緣體的使用，以便電源失效時非易 失性地存儲信息。另一個能夠通過使用NMOS結(jié)構(gòu)存儲非易失性信息 的動態(tài)單元的范例，包括一篇由K.U.Stein等人在1977年10月 25日發(fā)表，其發(fā)明名稱為″DYNAMIC?SINGLE-TRANSISTOR?MEMORY? ELEMENT?FOR?RELATIVELY?PERMANENT?MEMORIES″的美國專利第 4,055,837號，和一篇由W.Spence在1979年11月20日發(fā)表，發(fā) 明名稱為″NON-VOLATILE?RANDOM?ACCESS?MEMORY?CELL″的美國專利 第4,175,291號。這些具有非易失能力的動態(tài)單元可以有令人滿意 的操作。但是，它們通常需要較大的單元面積，較高的電壓，用于 揮發(fā)性操作模式或備份內(nèi)存。

在一篇由DiMaria和Donelli?J.在1984年發(fā)表，其發(fā)明名稱 為″NON-VOLATILE?RAM?EDVICE″的美國專利第4,471,471號中，提供 一種具有多個場效晶體管DRAM浮動柵極的非易失性動態(tài)隨機存取 存儲器(NVDRAM)，其具有非易失性存儲器的特征。NVDRAM使用浮動 柵極，用于在電源失效時非易失性地存儲信息，而且利用傳輸門上 的雙電子注入體堆棧結(jié)構(gòu)(DEIS)，用于在電源恢復(fù)之后可以恢復(fù)數(shù) 據(jù)。此種單元主要的缺點為：因為DEIS堆棧結(jié)構(gòu)位于單元的位線側(cè) 上方，所以在所有單元中的數(shù)據(jù)都不可以從電容器并聯(lián)傳輸?shù)礁? 柵極。該數(shù)據(jù)要先通過導通傳輸晶體管，然后再感測供應(yīng)在位線上 的電壓讀取。