[發明專利]在SIN和TIN之間引入金屬層以改善P-TSV的CBD接觸電阻

無效

• 申請號: 200910119004.0
• 申請日: 2009-03-17
• 公開（公告）號: CN101673719A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 許國經;陳承先;蘇竟典;黃宏麟
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/768
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬佑平

1.一種集成電路，包括：

配置在半導體襯底中的穿透硅通孔(TSV)；

形成在所述半導體襯底上的導電焊點，所述導電焊點與所述TSV溝槽鄰接；

設置在所述導電焊點上且在所述TSV溝槽內的氮化硅層；

設置在所述氮化硅層上的鈦層；

設置在所述鈦層上的氮化鈦層；和

設置在所述氮化鈦層上的銅層。

2.根據權利要求1所述的集成電路，還包括插入在所述半導體襯底和所述氮化硅層之間的第一鈍化層。

3.根據權利要求2所述的集成電路，還包括插入在所述第一鈍化層和所述氮化硅層之間的第二鈍化層。

4.根據權利要求3所述的集成電路，還包括插入在所述第二鈍化層和所述氮化硅層之間的氧化硅層。

5.根據權利要求3所述的集成電路，其中，所述第一鈍化層包括氧化硅，或所述第二鈍化層包括氮化硅。

6.根據權利要求1所述的集成電路，還包括配置在所述半導體襯底上的多層互連(MLI)結構，所述多層互連結構在所述導電焊點第一鈍化層之下，且與所述導電焊點連接。

7.根據權利要求1所述的集成電路，還包括形成在所述半導體襯底中的器件，所述器件從由晶體管、成象傳感器、微機械系統(MEMS)結構、電容器、和其組合構成的組中選取。

8.根據權利要求1所述的集成電路，其中，通過離子金屬等離子(IMP)技術形成所述鈦層，或通過物理氣相淀積(PVD)技術形成所述鈦層。

9.根據權利要求1所述的集成電路，其中，還對所述鈦層進行退火。

10.根據權利要求1所述的集成電路，其中，所述鈦層包括在50埃和1200埃之間的厚度范圍。

11.根據權利要求1所述的集成電路，其中，所述銅層包括：

通過PVD技術形成的銅籽層；和

通過電鍍在所述銅籽層上形成的體銅層。

12.根據權利要求1所述的集成電路，還包括插入在所述氮化鈦層和所述銅層之間的另一個鈦層。

13.一種集成電路，包括：

設置在襯底上的導電焊點；

設置在所述襯底上和所述導電焊點的側壁上的鈍化層；

設置在所述導電焊點和所述鈍化層上的氧化硅層；

設置在所述氧化硅層上的氮化硅層；

設置在所述氮化硅層上的鈦層；

設置在所述鈦層上的氮化鈦層；和

設置在所述氮化鈦層上的銅層。

14.根據權利要求13所述的集成電路，其中，所述銅層包括通過物理氣相淀積形成的銅籽層和通過電鍍在所述銅籽層上形成的體銅層。

15.根據權利要求13所述的集成電路，還包括配置在所述襯底中的穿透硅通孔(TSV)構形，所述TSV構形與所述導電焊點相鄰并且與所述導電焊點連接。