[發(fā)明專利]在SIN和TIN之間引入金屬層以改善P-TSV的CBD接觸電阻

無效

• 申請?zhí)枺?/td>: 200910119004.0
• 申請日: 2009-03-17
• 公開（公告）號: CN101673719A
• 公開（公告）日: 2010-03-17
• 發(fā)明（設(shè)計）人: 許國經(jīng);陳承先;蘇竟典;黃宏麟
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/768
• 代理公司: 北京市德恒律師事務(wù)所
• 代理人: 馬佑平

相關(guān)申請的交叉引用

本申請要求在2007年12月21日申請的，并且，其標(biāo)題為“穿透硅通孔”(THROUGH-SILICON?VIA)的美國臨時專利申請61/016,220的專利申請的權(quán)利，因此，該申請在這里全部被引用。

技術(shù)領(lǐng)域

本發(fā)明涉及到集成電路制造技術(shù)領(lǐng)域。

背景技術(shù)

在半導(dǎo)體技術(shù)中，穿透硅通孔(TSV)是形成在半導(dǎo)體襯底(芯片或管芯)中的導(dǎo)電構(gòu)形。TSV構(gòu)形垂直穿透該半導(dǎo)體襯底，提供堆棧的芯片/管芯的封裝方法。TSV也指3-D封裝技術(shù)。然而，現(xiàn)有方案由于后TSV(post-TSV)面對的高CBD接觸電阻，在芯片電性測試(WAT)特性和銅焊點粘接期間導(dǎo)致質(zhì)量和可靠性問題，并且不能夠滿足客戶的需求。

發(fā)明內(nèi)容

本發(fā)明提供一種集成電路。該集成電路包括形成在半導(dǎo)體襯底中的穿透硅通孔(TSV)構(gòu)形；形成在半導(dǎo)體襯底上的導(dǎo)電焊點，該導(dǎo)電焊點與TSV構(gòu)形鄰接；形成覆蓋在導(dǎo)電焊點上的氮化硅層；形成在氮化硅層上的鈦層；形成在鈦層上的氮化鈦層；和形成在氮化鈦層上的銅層。

在本發(fā)明的不同的實施例中，集成電路還可以包括形成在半導(dǎo)體襯底上的第一鈍化層。集成電路還可以包括形成在第一鈍化層上的并且圍繞導(dǎo)電焊點側(cè)壁的第二鈍化層。集成電路還可以包括在第一鈍化層下面的多層互連(MLI)結(jié)構(gòu)。第一和第二鈍化層中的一個包括氧化硅。在另一個實施例中，第一和第二鈍化層中的一個包括氮化硅。集成電路還可以包括氧化硅層，該氧化硅層插入在第二鈍化層和氮化硅層之間。集成電路還可以包括從由晶體管、成象傳感器、微機械系統(tǒng)(MEMS)結(jié)構(gòu)、電容器、和其組合構(gòu)成的組中選取的器件。導(dǎo)電焊點可以包括鋁?？梢酝ㄟ^離子金屬等離子(IMP)技術(shù)形成鈦層。在另一個實施例中，鈦層是通過物理氣相淀積(PVD)技術(shù)形成的。進一步地可以對鈦層進行退火。鈦層可以包括在約50埃和約1200埃之間的厚度范圍。銅層還包括通過PVD技術(shù)形成的銅籽層；以及通過電鍍形成在銅籽層上的體銅層。集成電路還可以包括插入在氮化鈦層和銅層之間的另一個鈦層。

本發(fā)明也提供集成電路的另一個實施例。集成電路包括形成在襯底上的第一鈍化層；形成在第一鈍化層上的導(dǎo)電焊點；形成在第一鈍化層上并且在導(dǎo)電焊點側(cè)壁上的第二鈍化層；形成在導(dǎo)電焊點和第二鈍化層上的氧化硅層；形成在氧化硅層上的氮化硅層；形成在氮化硅層上的鈦層；形成在鈦層上的氮化鈦層；和形成在氮化鈦層上的銅籽層。該集成電路還可以包括插入在氮化鈦層和銅層之間的第二鈦層。該集成電路還可以包括通過電鍍形成在銅籽層上的體銅層。

本發(fā)明也提供集成電路的另一個實施例。集成電路包括：形成在襯底里的穿透硅通孔(TSV)構(gòu)形；形成在襯底上的導(dǎo)電焊點；形成在導(dǎo)電焊點上的氮化硅層；形成在氮化硅層上的第一鈦層；形成在第一鈦層上的氮化鈦層；形成在氮化鈦層上的第二鈦層；和形成在第二鈦層上的銅層。該集成電路還可以包括形成在襯底上的互連結(jié)構(gòu)；和位于互連結(jié)構(gòu)之上并位于導(dǎo)電焊點之下的鈍化層。

本發(fā)明也提供制造TSV器件的方法。在一個實施例中，該方法包括：形成在半導(dǎo)體襯底中形成的穿透硅通孔(TSV)；在半導(dǎo)體襯底上形成導(dǎo)電焊點，導(dǎo)電焊點與TSV構(gòu)形鄰接；在導(dǎo)電焊點上形成氮化硅層；在氮化硅層上形成第一鈦層；在第一鈦層上形成氮化鈦層；和在氮化鈦層上形成銅層。該方法還可以包括在氮化鈦層和銅層之間形成第二鈦層。該方法還可以包括在半導(dǎo)體襯底上形成互連結(jié)構(gòu)，并且與導(dǎo)電焊點連接，并在互連結(jié)構(gòu)上形成鈍化層，并與導(dǎo)電焊點的側(cè)壁鄰接。

附圖說明

閱讀下面的詳細(xì)說明和附圖，將會更好地理解本發(fā)明揭示的概念。這里必須強調(diào)的是：按照工業(yè)上的通常慣例，各種構(gòu)形未被按比例繪制。事實上，為了討論清楚，可以對各種構(gòu)形的尺寸任意增加或者減少。

圖1到6為根據(jù)本發(fā)明揭示的各方面構(gòu)建的集成電路在不同的制造階段的各種實施例的剖視圖。

具體實施方式

可以理解的是：為了實現(xiàn)各個實施例的不同的特征，下面揭示的內(nèi)容提供了許多不同的實施例或?qū)嵗?。為了簡化本發(fā)明揭示的內(nèi)容，下面將描述部件和布局的特定的實例。當(dāng)然，這些僅僅是實例，并不是對本發(fā)明的限制。另外，本發(fā)明揭示的內(nèi)容可以在不同的實例中重復(fù)參考數(shù)字和/或字母。這些重復(fù)是為了簡化和清楚的目的，并不自我規(guī)定討論的不同的實施例和/或配置之間的關(guān)系。